高效能主動元件內埋構裝技術探討(上)

 

刊登日期:2007/10/5
  • 字級

本文針對高效能High IO之主動元件內埋技術做一彙整。架構係模擬諸如Graphic IC、CPU 等高速之High IO 元件,希望藉由晶片內埋架構,縮短其電路訊號傳遞路徑,進而增進元件高速、低雜訊之特點,並藉此節省能量之消耗。經由驗證流程,發現本技術之主要關鍵在於架構設計、基板製作成熟度、第一層線路之孔內金屬化製程、DAF材料之選用及ABF壓合製程與鑽孔後Desmear 參數之控制等項目。本文將逐一介紹各流程之製程最佳化及破壞模式分析。藉由本研究,作為高效能元件採用晶片內埋架構封裝之量產性評估參考。


分享