李翱翔 / 工研院電光系統所
【內文精選】
7. ECTC趨勢重點：Single mode fiber應用於CPO
Nvidia以Single mode fiber於CPO架構中取代PMF，並透過在矽光子積體電路(PIC)中整合主動式偏振追蹤電路（圖十一），有效抑制由SMF所引入的偏振態漂移(State of Polarization Drift)，以確保穩定的耦合效率。SiPh PIC測試晶片的實驗結果驗證此方法的可行性與效能，展現出可顯著降低成本與系統複雜度（圖十二）。SiPh PIC上整合主動式偏振追蹤電路(Active Polarization Tracking Circuit)，以穩定OTX端輸入的偏振態。實驗結果證明此解法具備可行性與效能穩定性，並對成本、性能與系統開銷進行詳細分析。本研究結果指出，搭配主動偏振追蹤的SMF架構是PMF陣列的具成本效益且可擴展的替代方案，有助於實現更高效、可擴展的光互連系統，並加速高效能運算與資料中心之應用。
圖十一、Nvidia 之single mode fiber 應用於CPO架構
圖十二、Nvidia之single mode fiber應用於CPO架構之光耦合power
8. ECTC趨勢重點：WoWoW Process for 1/1.3-inch 50 Megapixel Three wafer stacked CMOS Image Sensor with DNN Circuits
SONY以三明治架構之3層wafer to wafer hybrid bonding技術，成功堆疊並應用於50 Megapixel之影像感測器（圖十五），為具備深度神經網路(DNN)電路的三晶圓堆疊影像感測器。透過導入晶圓對晶圓對晶圓(Wafer-on-Wafer-on-Wafer; WoWoW)製程，將DNN電路整合於最底層晶片，使得原本的雙晶圓堆疊影像感測器之成像特性得以保留，同時最上層晶片的像素占比被最大化，成功實現高解析度影像擷取。這項工作展示首個採用WoWoW製程的三晶圓堆疊CMOS影像感測器，並在其中整合深度神經網路(DNN)電路，特色為6 µm間距的Cu-Cu連接與通孔(TSV)，使具備內建DNN的AI晶片能夠整合於傳統的雙晶圓堆疊影像感測器之下，實現高效能與高解析度。
藉由此架構，SONY實現高解析度影像與HDR功能，採用混合鍵合與TSV堆疊整合的WoWoW架構及封裝技術來實現三晶圓堆疊，未來規劃將其導入AI晶片與邊緣運算。
圖十五、WoWoW hybrid bonding技術應用於CMOS影像感測器
9. ECTC趨勢重點：Wafer-to-Wafer Hybrid Bonding Technology with 300 nm Interconnect Pitch
imec則在會中展示wafer to wafer hybrid bonding技術，成功研發並應用於250 nm~350 nm之細線寬interconnect。其混合介電層堆疊由SiCN/SiO2/SiCN三明治結構組成。為了維持銅(Cu)電鍍的可製造縱橫比，混合墊層的總深度已由350 nm縮小至250 nm。
本技術實現晶圓對晶圓混合鍵合技術，其混合互連間距縮小至300 nm。論文中廣泛探討了整合上的挑戰與最佳化，並展示在大型串接結構上具備高電性良率。在應用面上，以互連混合鍵合為主，報導混合鍵合製程的改良，以及其在電性、可靠度與影像性能方面的成果---以上為部分節錄資料，完整內容請見下方附檔。