日本產業技術綜合研究所(AIST)與東北大學發現了一項與鍺(Ge)半導體具有極佳適合性的電極材料–碲化鉍(Bi2Te3)。n型Ge與電極的高接觸電阻是次世代Ge半導體實用化面臨的課題，而碲化鉍成功讓阻礙電子流動的「能量障壁」降到既往最低值的一半。今後研究團隊將以新材料試作電晶體並驗證成效。
此次研究團隊將碲化鉍在Ge的上方形成薄膜並以400℃加熱，成功製作出平滑的界面。由於Ge的最表面層排列了碲(Te)的1原子層，進而製作出幾乎沒有缺陷的界面。此界面促使電子通過時必要的最低能量（能量障壁）僅有0.26電子伏特(eV)，是既有最低值的一半。
今後研發團隊將進行電晶體的性能驗證與「Ge CMOS迴路」的研發，期實現超越現有矽型半導體的高性能晶片開發。