邱柏晟 / 工研院電光所
前言
Symposium on VLSI Technology and Circuits (VLSI Symposium)是積體電路、元件、IC設計等相關領域中頂尖的國際研討會之一，VLSI Technology研討會創立於1981年，而VLSI Circuits研討會則於1987年加入，每年都在日本和夏威夷同時舉辦兩個會議。VLSI Technology研討會由IEEE電子元件學會和日本應用物理學會主辦，並與IEEE固態電路學會合作。而VLSI Circuits研討會則由IEEE固態電路協會和日本應用物理學會主辦，並與日本的電氣通訊學會、IEEE電子元件學會合作。研討會於2022年將技術與電路的議程合併，並於美國夏威夷或日本京都輪流舉辦，而2025年的地點是日本京都的Rihga Royal Hotel。
由全體會議探討半導體未來趨勢。
3. 針對生成式AI的半導體設計技術發展
MediaTek 資深副總Dr. Lawrence Loh在本場演講中，指出生成式AI已成為推動半導體技術需求指數級成長的關鍵力量，但同時也帶來前所未有的工程挑戰。隨著算力與資料需求急遽上升，傳統摩爾定律所帶來的效能提升逐漸趨緩，未來AI晶片的突破將仰賴於先進封裝(2.5D/3.5D)、垂直供電(VPD)、光電整合(CPO)與記憶體架構革新（如Custom HBM與Compute-in-Memory），如圖二。他也警示，AI訓練所需能源即將超越全球能源成長速度，電力消耗成為限制技術進展的重大瓶頸。因此，未來系統設計須橫跨製程、互連、封裝與電源等領域，整合光通訊與矽基微電子，才能支撐 AI 計算規模的持續擴張。
圖二、GAI時代的擔憂：能源消耗的成長（資料來源：VLSI 2025研討會資料）
4. 邊緣AI的演進─情緒感知與生成式智慧
STMicroelectronics副總裁暨創新長Alessandro Cremonesi強調，AI正從雲端走向邊緣，未來的AI裝置不僅要運算快速，更需具備情境感知與自我學習能力。他指出，面對爆炸式資料與能源成本的雙重壓力，AI系統正轉向低功耗、高效率的架構，例如小型語言模型(SLM)、記憶體內運算(In-Memory Computing)與神經處理單元(NPU)，如圖三。演講中也展示ST在STM32微控制器中整合的600 GOPS NPU，可實現3 TOPS/W的推論效能，並配合智慧感測器與3D堆疊技術，打造即時、在地、節能的嵌入式AI系統。他預測，具備生成能力與情境感知的「Agentic AI」將主導下一波智能裝置創新，甚至延伸至機器人與個人化邊緣生成模型。
圖三、運算的資料成長（資料來源：VLSI 2025研討會資料）
議程摘要整理
3. VLSI 2025 Sessions
(6) Innovative Computing Systems
•Enabling Privacy-Preserving Collective Intelligence: A Twin In-Memory Encryption/ Processing Macro Featuring Group Differential Privacy and Spatial-Temporal Ensemble
大綱：由工研院與陽明交大共同提出，這篇論文展示一個以雙核心記憶體運算/加密宏區為核心、內建群體差分隱私(GDP)保護機制的新架構。系統透過類比記憶體計算(aIMC)實作輸入感知式雜訊生成(IAN)與時間空間集成(STE)策略，有效兼顧推論準確度與群體隱私保障。其以4b subthreshold SRAM單元為基礎，搭配動態可調增益ADC (DEADC)與去量化保護技術，使隱私保護可從感測端即時生效，特別適用於邊緣健康聯邦學習與高隱私需求之智慧系統---以上為部分節錄資料，完整內容請見下方附檔。