陳厚任、林新智 / 國立臺灣大學材料科學與工程學系
近年來，隨著半導體元件尺寸持續微縮與奈米科技的進步，原子層沉積(ALD)技術因其卓越的薄膜控制能力，逐漸成為半導體先進製程中不可或缺的關鍵技術。ALD技術能精確地以原子層級堆疊材料，並在複雜的三維結構上形成均勻的薄膜。這使得它廣泛應用於高介電閘極材料、金屬導線、記憶體元件等領域。此外，透過ALD自限性反應特性，可達到傳統化學氣相沉積(CVD)技術難以企及的精準度與均勻性，使ALD成為現今12吋矽晶圓及鰭式場效電晶體(FinFET)製程中極為仰賴之奈米超薄膜(Ultrathin Film)沉積技術。ALD製程不僅能精準控制薄膜厚度於原子級尺度，亦能在高深寬比結構上實現大面積均勻覆膜。本文將探討ALD技術的發展，包括ALD技術原理、於半導體/金屬產業的應用及未來趨勢。
【內文精選】
ALD於半導體產業之現況與關鍵應用
隨著積體電路(Integrated Circuit; IC)技術的持續微縮，場效電晶體(Field Effect Transistor; FET)結構經歷了重大演進，其歷程如圖五所示。近年來，ALD技術已深度融入半導體產業，並在多個先進製程節點發揮關鍵作用。最具代表性的應用之一，即為高介電常數閘極氧化層(Gate Oxide)的沉積。HfO2作為最廣泛使用的High-k材料，因其介電常數高達18~25、能隙5.5~6.0 eV，同時擁有高擊穿場強(3.9~9 MV/cm)和良好的熱穩定性，已成為現代邏輯元件（如FinFET與GAA）取代SiO2的標準選擇。
隨著元件微縮至奈米尺度，傳統SiO2閘極介電層因厚度降至約1.2 nm而產生嚴重穿隧漏電問題。因此，自2008年Intel率先以ALD導入HfO2於45 nm製程以來，ALD高品質HfO2薄膜已被廣泛採用於先進邏輯製程中，形成High-k/金屬閘極(High-k/Metal Gate; HKMG)結構，成功降低等效氧化層厚度(Equivalent Oxide Thickness; EOT)並且抑制漏電流，同步提升界面品質。隨後，IC關鍵尺寸持續減小，3D閘極如FinFET成為主流架構，進一步推升電晶體密度與效能。進入5 nm以下世代後，三星與IBM等又推出GAA結構，將奈米線、奈米片多層堆疊並完全包覆閘極材料，有效改善元件效能與能耗，如圖六所示。
圖六、FinFET和GAA Nanosheet之TEM橫截面影像
ALD於金屬材料中的應用潛力
本實驗室亦利用ALD技術於生物可降解型鎂合金骨科植體進行表面改質，提升鎂合金抗腐蝕能力並進一步達到控制其降解速率的目標。原子層電漿處理(Atomic Layer Plasma Treatment; ALPT)可顯著提升熱驅動原子層沉積製備之ZrO2薄膜的防蝕能力，將其應用於Mg-Ca合金上時，腐蝕速率可降低逾一個數量級，其製程示意圖如圖十二---以上為部分節錄資料，完整內容請見下方附檔。
圖十二、傳統ALD循環示意圖與原子層電漿處理ALD製程示意圖
★本文節錄自《工業材料雜誌》464期，更多資料請見下方附檔。