國際固態電路大會 ISSCC 2025：半導體發展趨勢與記憶體運算技術探討(上)：材料世界網

蘇建維 / 工研院電光所

前言

ISSCC 2025由IEEE Solid-State Circuits Society (SSCS)主辦。本次會議共吸引2,850名參與者，來自全球316間企業與229間學術機構的專家學者齊聚一堂，透過93%的實體參與與7%的線上參與方式，共同探討固態電路領域的最新技術發展。

本次 ISSCC會議涵蓋多項技術領域，包括：類比與數位電路、記憶體技術、AI 加速器、高速通訊、電源管理、資安技術以及高速線路設計。其中，記憶體技術的發展備受矚目，特別是在SRAM與GAA製程(N2, 18A)的整合，實現更高密度、更低功耗的應用。此外，3D NAND Flash首次突破400層，並達到5.6 Gb/s per pin的IO速度，而Compute-in-Memory (CIM)技術亦有重大突破，SRAM及Gain-Cell CIM現已支援MX、FP、INT多種數據格式，MRAM-CIM亦透過In-Memory 與Near-Memory Computing的混合架構提升計算效率與噪聲耐受度。64Gb STT-MRAM則透過 DDR4介面展現高密度應用潛力，為新一代記憶體技術奠定發展基礎。

在AI加速與數位架構方面，Diffusion Model Accelerator 採用eDRAM存儲技術，進一步提升影像生成與3D運算的效率。同時，透過硬體感知演算法降低功耗並減少外部記憶體存取的新一代AI 加速器亦成為討論焦點。此外，On-Die Machine Learning Calibration技術的應用，顯示AI與機器學習在智慧手機電源管理領域的進一步發展。在電源管理技術方面，3nm FinFET Switching Converter展現出55 A/mm²的超高電流密度，而高壓BCD製程的應用則進一步減少電源分配損耗，提升GaN轉換器的效能。此外，無線供電與能量收集技術的進展，使LDO與隔離式轉換器的功率效率獲得提升。

高速通訊與RF設計技術也取得突破，212.5 Gb/s DSP PAM-4傳輸技術成功突破50dB信道損耗紀錄，而毫米波(mmWave) 與次THz收發器技術的進展，則進一步強化雷達與高速無線通訊的性能。高線性接收器的開發，使多頻段運作成為可能，並能有效抑制內外頻干擾。在生醫電子與感測技術方面，腦機介面 (BMI) 透過事件驅動尖峰偵測技術，顯著提升訊號處理效能，而3D疊層影像技術則在高動態範圍與高解析度影像應用上展現巨大潛力。此外，SPAD-LiDAR感測技術進一步優化高精度測距與影像識別應用。

量子運算與資安技術在本次會議中亦受到高度關注。Cryogenic ICs量子運算控制技術已經達到室溫運作水準，為未來量子運算系統開闢新的可能性。而PUF (Physically Unclonable Function)技術的發展，則提供了更低錯誤率的硬體認證機制。此外，Fully Homomorphic Encryption (FHE) Processor在推動多方計算應用方面的突破，也為未來的安全運算與隱私保護奠定基礎。

專題演講：The AI Era Innovation Matrix

在本屆ISSCC 2025的開幕專題演講中，Intel Foundry技術發展資深副總裁Navid Shahriari以「The AI Era Innovation Matrix」為題，深入剖析AI時代對半導體製程、封裝、電源與系統協同設計的創新需求與技術演進。他強調，面對AI訓練與推論日益龐大的運算需求，必須在晶片架構、製程節點、先進封裝與異質整合等層面同步突破，才能達成效能、功耗與可擴展性的最適平衡。Shahriari 也分享了Intel在RibbonFET、PowerVia、UCIe等關鍵技術上的最新進展，勾勒出支撐未來AI平台的創新藍圖。

圖一展示了A 訓練計算需求在過去十年間的增長趨勢，標題強調訓練計算量已經提升了100萬倍以上。圖表的Y軸為 AI 訓練計算需求(FLOP，浮點運算次數)，範圍從1013到1026，而X 軸則代表時間，涵蓋2014年至2025年。投影片中特別標示了幾個關鍵AI模型，包括2014年左右的GANs(生成對抗網絡)、2018年的GPT-1，以及2024年的GPT-4o，顯示AI訓練計算需求從1017 FLOP增長至1025 FLOP。圖中的虛線顯示了AI訓練計算需求的增長趨勢……