扇出型封裝產品狀況與技術發展趨勢(上)

 

刊登日期:2018/8/22
  • 字級

楊啟鑫/工研院產科國際所

扇出型封裝在過去二十年發展下,大多以晶圓級型態為主,主要沿用晶圓級製程載具,同時過去在需求端較弱的情況下,產品大多以英飛凌之eWLB製程製作的小於8*8mm2 電源管理晶片、RF等,使得面板級亦較少成為大家討論的對象,因而週邊設備及材料發展速度遲緩。直至去年,在Apple手機 iPhone 7的應用處理器A10使用台積電之扇出型封裝技術 InFO帶動下,帶領扇出型封裝朝向更大顆封裝(約15*15 mm2)且高更密度的重佈線層(線寬/線距小於10/10 μm)發展,同時大廠在單一產品大量使用扇出型封裝,亦使得大家更加關注成本效益,其封裝費用與現行大多數智慧型手機應用理處器使用之覆晶封裝相比,面板級扇出型封裝具有絕對競爭優勢。惟大面積製程所帶來之模封及重佈線層之翹曲較大,導致重佈線層之良率受損,是目前許多晶片設計業客戶所擔憂,亦是封測廠亟需克服之處。未來五年扇出型封裝之載具發展,雖慢慢可見面板級載具,但在製程良率不佳及客戶成本考量情況下,仍將以晶圓級載具之扇出型封裝為主,至2021年面板級扇出型封裝比重預估將僅佔整體扇出型封裝之14%。

圖二、全球扇出型封裝市場(以載具型態分類)發展比重狀況
圖二、全球扇出型封裝市場(以載具型態分類)發展比重狀況

以封測大廠矽品之觀點來看,未來晶圓級與面板級扇出型封裝在規格上,將形成不同的線寬線距與產品應用差異,小於5/5 μm之高密度線寬線距將以晶圓級封裝為主,產品應用以高階產品如Networking及Data Center為主,而線寬線距介於5~20μm之間則是面板級扇出型封裝發揮之處,產品應用則以智慧型手機、平板之基頻及應用處理器等,或是電源管理IC、RF等晶片。

圖三、不同載具之扇出型封裝之線寬線距及應用分類
圖三、不同載具之扇出型封裝之線寬線距及應用分類

國際大廠面板級扇出型封裝發展,大致上可以分為各別公司自主性開發及聯盟共同開發等兩個方向。國際封測大廠如日月光、Amkor、力成及三星電機等皆有開發各自面板級扇出型技術,而大部份皆處在研發階段,如日月光與Deca授權之M-Series技術,採用先晶片及晶片面向上製程,面板大小在600 mm*600 mm,線寬線距則小於5/5 μm,而Amkor旗下之日本J-Devices公司之PLP技術,則是採用先晶片及晶片面朝下製程,面板大小在410 mm*515 mm,因其技術為載板製程,故線寬線距則在18/18 μm左右,目前已在電源管理IC驗證過。Nepes是韓國一家從事製造半導體和電子材料的公司,成立於1990年,總部設在首爾。該公司之面板扇出型封裝技術nPLP採用Freescale(2015年為NXP所併購,2016年NPX又為高通所併購)之RCP技術,是先晶片及面朝下製程,面板大小在600 mm*600 mm,線寬線距則在15/15 μm左右,目前已量產在NXP之產品中,如電源管理IC及RF等,而NEPES亦為NXP量產系統級封裝產品SCM-i.MX6Q採用扇出型/堆疊/系統級封裝技術(FO PoP SiP),將處理器及MMPF0100電源管理系統、16MB閃存記憶體封在一起,即是一個扇出型封裝SiP案例。另外,值得一提的是,600*600似乎是許多公司認定的面板級大小標準。

聯盟共同開發部份,因面板級扇出型封裝之面板大小標準不一,且大面積模封之材料選擇非常重要,特別是在......以上為部分節錄資料,完整內容請見下方附檔。

圖五、先晶片製程所面聯之製程挑戰
圖五、先晶片製程所面聯之製程挑戰

相關閱讀:扇出型封裝產品狀況與技術發展趨勢(下)


分享