電子產品朝向輕薄短小的趨勢發展，電子構裝也朝相同趨勢發展，而且各元件垂直堆疊組成，各個半導體元件間材料性質的差異，將衍生造成封裝翹曲及殘留應力的問題，這些都將會影響封裝的良率。在封裝製程中一定會有熱的產生，尤其是厚度較薄之薄型電子封裝，因為剛性較弱，所以在製造時更容易因為各個元件間材料熱膨脹係數不匹配，在溫度變化影響之下產生殘留應力而造成基板翹曲，更可能造成電子元件之破壞。本文利用有限元素分析軟體(ANSYS)之數值模擬預測封裝翹曲，在假設晶片與基板完美接合的條件下，分析電子元件封裝之產品，封裝時受製程溫度循環作用，所產生之封裝翹曲變形及熱應力變化，討論不同基板厚度對封裝翹曲、應力的影響，並與實驗結果做一比較。文中討論壓模厚度0.2 mm RFIC 封裝的模擬結果為0.6 mm ，與量測結果翹曲量為0.551 mm 趨勢一致且相當接近，皆為往上翹曲，證實本研究所用之簡化模型，確實可有效預估不同壓模厚度在封裝時對基板產生之翹曲。