3D IC 堆疊技術是下世代半導體製程的重點技術之一。因應多層IC 堆疊的高頻去雜訊以及穩壓需求,需要晶片內埋高密度去耦合電容來達成。本文針對矽基材內埋高密度去耦合電容的製程技術與元件特性做一介紹。 Download檔案下載 加入會員 分享 轉寄 聯絡我們 延伸閱讀 晶片型導電高分子固態電容器的發展現況 固態電解電容器陰極材料之近期發展 固態電容器—閃耀的明日之星 被動元件低碳永續進行式:從材料選擇到製程創新 創新低碳被動元件技術 熱門閱讀 半導體用抗反射層材料 半導體用光酸材料技術 次世代EUV帶來半導體光阻開發挑戰,日化學企業加速展開新材料佈局 「10分鐘內」超急速充電技術進展有成,全固態電池最受青睞 半導體用高解析光阻劑 相關廠商 台灣石原產業股份有限公司 Hach台灣辦事處 金屬3D列印服務平台 喬越實業股份有限公司 高柏科技股份有限公司 正越企業有限公司 廣融貿易有限公司 山衛科技股份有限公司 台灣大金先端化學股份有限公司 大東樹脂化學股份有限公司 志宸科技有限公司 照敏企業股份有限公司 台灣永光化學股份有限公司 工研院材化所 材料世界網 桂鼎科技股份有限公司