鄭緁玲 / 工研院產科國際所
隨著人工智慧運算需求持續攀升，晶片設計正朝向更高頻寬、更低延遲與更高整合度發展，封裝技術因此成為影響AI硬體效能的關鍵環節。其中，晶粒之間的連接技術─重分佈層、混合鍵合及矽穿孔，不僅能夠提升訊號傳輸效率與密度，更支援多晶粒架構在高效能運算中的應用。同時，IC載板材料技術亦隨之演進，透過優化核心材料、導電材料及介電材料特性，以支援高頻高速傳輸及微細線路加工需求。整體而言，AI驅動下的封裝技術正向高密度互連、低損耗材料與高可靠性方向發展，成為推動運算平台性能提升的重要驅動力。
【內文精選】
水平連接：重分佈層
AI的高效能運算需求增長，晶片間資料傳輸需求急遽上升，晶粒間水平訊號連接的重要性日益凸顯。先進封裝的關鍵結構為水平連接結構，通常由RDL扮演高密度訊號路徑與異質整合的核心角色。RDL主要由金屬導體、絕緣介電材料與保護性塗層等材料構成。其中，RDL結構的線路可佈線在不同基板上，形成RDL中介層(RDL Interposer)及矽中介層(Silicon Interposer)，兩者之比較如表一所示。
▼表一 RDL中介層及矽中介層的比較
1. RDL中介層
RDL中介層是一種以多層RDL疊層取代傳統矽基板的設計，不依靠矽，而是利用有機介電層支撐佈線結構。這種方式能實現接近矽中介層的高密度互連能力，支援多晶片整合，同時降低成本問題。在此結構中的介電層注重微影性與製程效率，選用光敏性聚醯亞胺(PSPI)有機介電材料，因其塗佈後可直接曝光顯影，免去額外光阻與蝕刻流程，不僅縮減製程步驟，也有助於提升線路精細度。
2. 矽中介層
矽中介層是由一片矽晶片( Silicon Wafer)，在其上加工出TSV與RDL，局部區域以矽中介層串連晶片對晶片的高速互連。矽中介層中的RDL與傳統有機RDL的介電材料不同，矽中介層採用無機介電材料，最常見的材料是二氧化矽(SiO2)，具有低漏電、高可靠度與良好的熱穩定性。
垂直連接
2. 矽穿孔
TSV出現的位置主要分成3D封裝中的TSV和2.5D中介層上的TSV，雖然都是矽穿孔技術，但在設計目的、尺寸、密度及應用場景上有明顯差異。3D TSV主要用於垂直堆疊多層晶片，例如記憶體堆疊或邏輯晶片與記憶體的直接疊合；這類TSV通常尺寸較小、密度高，需要承受多層晶片間的垂直訊號傳輸與電源供應，強調垂直短距離高速傳輸和低延遲。而用在矽中介層上的TSV將訊號從晶片垂直穿透到中介層內部後，RDL負責將這些訊號沿著中介層水平方向分布路徑，並連接到不同晶片或外部連接點；中介層TSV尺寸相對較大，密度較低，這種結構屬於2.5D封裝範疇。表二所示為TSV分別在2.5D及3D上的比較---以上為部分節錄資料，完整內容請見下方附檔。
▼表二 TSV在2.5D及3D上的比較
★本文節錄自《工業材料雜誌》466期，更多資料請見下方附檔。