MIT開發3D半導體晶片高堆疊化技術

 

刊登日期:2025/3/14
  • 字級

麻省理工學院(MIT)與三星先進技術研究院(SAIT)開發了一項三次元(3D)半導體晶片高密度堆疊技術。此技術大幅增加了晶片上的電晶體數量,藉此可望製作出更高效率之人工智慧(AI)硬體。

既有3D堆疊技術採用矽通孔(TSV),然而,TSV技術仍面臨多項課題,包括耗費成本的鑽孔製程、晶片錯位等。為了克服這些問題,研究團隊採用了單晶片3D堆疊技術,應用了過渡金屬二硫屬化物(TMD),成功以對電路沒有影響的380℃低溫下在預製電路晶片上生長單晶TMD。

另透過交替堆疊2種不同的TMD層(n型場效電晶體材料二硫化鉬、p型場效電晶體材料二硒化鎢),製造出多層晶片。此製造方法允許多個半導體層直接接觸,俾使晶片上半導體元件的密度加倍,同時實現各層之間更快的通訊與運算。此項技術可望為半導體產業開拓巨大的可能性,晶片將能不受既有限制進行堆疊,進而顯著提升人工智慧、邏輯電路、記憶體應用的運算能力。


資料來源: https://engineer.fabcross.jp/archeive/250205_high-rise-3d-chips.html
分享