次世代先進封裝技術:銅-銅異質接合機制

 

刊登日期:2022/1/17
  • 字級

王家俊、謝凱程、陳智 / 陽明交通大學材料系;邱韋嵐、張香鈜 / 工研院電光所
前言
COVID-19新冠病毒席捲全球,雖說並非是人類史上造成最多死亡人數的傳染病毒,卻也造成大規模全球性的恐慌並大大改變了人們的生活型態;例如辦公模式、教育模式、醫療行為,甚至飲食習慣等。所謂「後疫情時代」使得這些生活型態從實體模式快速轉換成了遠距模式,進而造就了高運算性能微電子設備的高度需求。垂直整合式三維積體電路(3D ICs)等先進封裝技術製程則被大量使用於生產這類高性能晶片。然而,在三維積體電路封裝製程上依然面臨著眾多的挑戰,例如銲錫接點的微縮、散熱與可靠度等議題。
 
同時,隨著摩爾定律的發展,電晶體尺寸持續縮小,而在單一晶片內需容納超過10億顆電晶體的數量勢必需要增加接點(I/Os)數與縮小接點間距才有可能達成。然而,目前作為接點最主流的材料—銲錫,已接近達目前在高密度接點封裝的微縮極限。當銲錫繼續微縮會使得銲錫微凸塊在迴焊時更容易形成介金屬化合物(IMCs)、頸縮與孔洞等現象,使得接點的良率與可靠度驟降。另外,接點的電阻增加與散熱問題也是銲錫微縮後會產生的議題。為解決銲錫接點尺寸微縮極限以及其電阻較高所帶來的限制,金屬直接接合與異質接合技術成為突破次世代先進封裝製程瓶頸的解答。
 
銅金屬則以優異導電性、抗電遷移特性與製程成本低廉等因素,成為了近年炙手可熱的接合封裝選擇對象。然而,銅金屬直接接合和銲錫接合可說是完全不同的原理。銲錫接合製程是在熔融態下所發生的冶金反應來完成接合;金屬接合則是使用固態擴散接合機制達成接合,因此在平整度的要求非常高(奈米等級),大部分金屬直接接合皆需要使用化學機械研磨(CMP)來降低金屬表面之粗糙度,並且使用原子力顯微鏡(AFM)鑑定。另一大難題則是銅金屬在大氣環境中容易氧化,所形成的氧化層在接合時的原子擴散過程扮演著擴散阻障層的角色,進而阻擋原子擴散,使得接合難度升高。近年來,學術界與微電子製造業積極合作,並且研發出數種使銅金屬接合的微電子封裝技術。
 
由於銅金屬本身各種的物理性優點,已正式成為次世代超高密度電晶體晶片封裝技術的最佳解。在微縮極限方面,銅金屬更可以突破1微米以下的尺寸,因此,可以在1 mm2 內製作超過一百萬個接點,比現今的銲錫微凸塊高400倍。銅對銅直接接合封裝技術的低電阻與微縮優點,最早於2016年由SONY公司使用在CMOS Image Sensor封裝中。然而,隨著摩爾定律的發展,微電子業紛紛投入發展更高運算效率與更加緊湊排列的三維積體電路(3D ICs)和高頻寬記憶體(HBM)。直到近年,系統整合晶片技術(SoIC)的推出,使得銅對銅直接接合成為了這種超高密度電晶體晶片間接點相連的關鍵技術。
 
本文將介紹當前主流的銅對銅異質接合技術與銅對銅接合過程中的原子動力學模型來預測接合時所需的時間,最後介紹使用高度優選(111)晶面方向奈米雙晶銅來達成低溫且低介面電阻的銅-銅接點。
 
原子動力學接合理論模型
銅對銅直接接合為固態擴散接合技術,是在高溫有壓力下的表面擴散,因此是表面潛變(Surface Creep)。全球許多開發者成功開發出以不同方式的前置處理達成銅對銅接合製程,例如前段所提及使用電漿轟擊銅表面,使其表面活性化並且接合的表面活化接合(SAB)技術,亦或是使用金屬鈍化層保護銅金屬接合表面,使其不易氧化,並且在低溫便能達成接合製程。而另一種將接合製程溫度有效降低的方法則是由我們團隊研發出使用直流電鍍出擁有<111>結晶方向的銅接點。這種<111>結晶方向的銅擁有相較於其他特定結晶方向或是雜亂結晶的銅相比,其表面擴散係數高出千至萬倍,使得接合溫度可以在攝氏125℃以下達成。然而,接合時的機制仍然是由表面潛變所貢獻,因此,我們最近提出接合時的原子動力學理論模型加以解釋接合的過程與其現象如下。
 
銅銅直接接合的過程可以分成四階段,每階段的量測關鍵為孔洞形狀、數量以及接合介面是否尚存在。而接合過程的四階段(圖一)分別為:
1. 兩端銅平面碰觸並且在銅表面的山峰端產生塑性變形。
2. 兩端碰觸的平面形成相連的晶界,並且藉由表面潛變使得孔洞在界面形成。
3. 在接合界面的晶界開始---以上為部分節錄資料,完整內容請見下方附檔。
 
圖一、銅對銅直接接合機制之四階段流程圖
圖一、銅對銅直接接合機制之四階段流程圖

分享