顏銘翬、張郁苓／工研院材化所
隨著電子材料朝著高效能、低能耗的趨勢發展，晶片設計及封裝技術需更進一步提升，目標是將多功能的晶片整合到一個極小空間，在高密度I/O需求下，其線寬線距勢必縮小。然而，面臨細線寬的高密度互聯，目前C4或C2 Bump技術面臨使用瓶頸。銅-銅直接接合為一個解決方案，既不會產生介金屬化合物(IMC)或橋接的問題，電性也比銲錫凸塊更優越。
【內文精選】
前 言
隨著半導體製程技術發展以及追求高效能、低能耗且輕薄短小的電子產品，新的晶片設計和封裝型式等技術發展已成為不可或缺的要角。如何更有效地利用有限空間成為產品開發的一大課題。系統級單晶片(SoC)和系統級封裝(SiP)為目前主流的兩大技術。其共同點是皆能將不同功能的元件透過異質整合方式，在單一個封裝中呈現完整的系統；不同的地方在於SoC是藉由電路設計與模組化後將所有的功能集合到單一晶片中，讓SoC擁有高效能、低功耗等優點。
先進封裝發展趨勢
蘋果(Apple)於2020年推出的M1晶片即是將CPU和GPU等整合的SoC。雖然SoC的效能與能耗表現皆相當優異，但其製程與設計相對複雜，使得開發與製造成本高，且後期驗證也相對困難。相較於SoC必須從前段晶片設計開始，SiP雖然在效能上略遜於SoC，但相對的靈活度較高。透過結合不同的封裝型式或是新型式的封裝結構設計，將不同功能的晶片甚至是不同代工廠的晶片整合在一起的異質整合技術，形成一個完整的元件。前面提到的蘋果M1 SoC晶片便是透過SiP技術將DRAM與被動元件整合在載板中。另外在設計驗證上，SiP較SoC更具彈性且研發成本更為便宜，因此接受度較高也更為普及。但如何維持各晶片的性能與降低能耗則是主要的課題。圖一為蘋果M1晶片的X-ray CT結果。透過SoC載板將電容整合在SoC下方，並將DRAM透過BGA與載板整合，減少延遲與能耗。
圖一、蘋果M1晶片的X-ray CT結果
然而不論是採取哪種技術，勢必會面臨該採取何種封裝型式的問題。在追求高效能、低能耗的同時，晶片技術也隨之精進，使得單位面積的I/O也跟著增加。傳統的打線(Wire Bond)技術已不敷使用。隨之而來，覆晶(Flip Chip)技術在高階產品的應用上越來越多。不同於打線技術，覆晶的接合方式必須將晶背朝上，以錫球凸塊和載板形成互聯。相較於打線技術，由於必須將晶片翻轉180°，也因此被賦予「覆晶」這個名字。在應用上，許多先進封裝樣式基本上都離不開覆晶的樣貌。不論是三維堆疊(3D Stacking)或是扇出型封裝(Fan-OutPackaging)，仍然會結合覆晶的技術，並在其他的互聯方式上加以變化而產生。圖二為2019~2025年先進封裝的收益預測。
圖二、2019~2025年先進封裝的收益預測
高密度封裝技術發展
而當I/O密度更進一步上升時，覆晶技術勢必會面臨應用上的瓶頸。目前主流的錫球凸塊，又稱為C4 (Controlled Collapseof Chip Connection) Bump，在間距縮小時會產生橋接等問題。為了滿足高密度元件的封裝需求，引進新的封裝型式或是導入新的接合技術為目前的兩種主流方法。在新的封裝型式上，扇出型封裝為目前各家都積極投入發展的技術。扇出型封裝最早由英飛凌(Infineon)於2001年提出，不同於覆晶或其他晶片尺寸封裝技術(CSP) 將I/O限制在晶片的範圍內，扇出型封裝讓I/O的範圍不再只是限制於晶片的尺寸，如圖三所示，其利用重佈線層(RDL)將電路從晶片上的金屬接墊 (Metal Pad)拉出，並用錫球直接焊接到PCB板的金屬接墊上。
銅-銅直接接合應用於先進封裝技術
在先進封裝技術中，三維堆疊結構的3D/2.5D IC成為超越摩爾定律的關鍵技術之一。相較於傳統常見的封裝型式將不同的晶片以平面配置，3D/2.5D IC透過垂直方式將晶片堆疊整合，縮短晶片間的傳輸距離進而降低電阻與訊號延遲問題。因此透過3D/2.5D IC技術除了能夠整合異質晶片於單一封裝之中，並能夠將封裝的Form Factor縮小。不但在電性與效能有顯著的提升，能耗也能進一步縮小。然而，對於追求極致細間距的半導體封裝製程，TSV(Through Silicon Via)有其極限，所以Die to Die或Dieto Pad的直接接合技術受到重視。在直接接合材料的選擇上，有以不同種金屬進行接合的固液擴散(SLID)接合或是以單一種金屬進行接合等方式。然而若使用SLID進行接合，會在接合面產生介金屬化合物(IMC)。當Bump的尺寸較小時，成分的變異性過大將使得…以上為部分節錄資料，完整內容請見下方附檔。
★本文節錄自《工業材料雜誌》416期，更多資料請見下方附檔。