大面積模封材料技術與發展(上)：材料世界網

構裝技術已從早期的輕薄化與低成本之晶圓級晶粒尺寸封裝(WLCSP)，轉向大面積化、高密度、多晶片封裝整合之扇出型晶圓級封裝技術(FOWLP/PLP)。目前台灣半導體產業供應鏈上游的關鍵材料與後端的封裝材料，其相關技術專利仍掌控於美、日等大廠手中，國內材料廠商需竭盡全力提升自我研發能力，期能有效掌控核心技術與專利。

本文將分上、下兩集，概述半導體構裝技術演進與市場趨勢，以及主要封裝廠商之晶圓級模封材料的發展，並介紹工研院材化所針對大面積模封材料技術開發研究與相關光電構裝驗證平台之能量建置。

（上集）

‧半導體構裝技術應用發展與市場趨勢

‧半導體封裝材料技術的發展趨勢

（下集）

‧封裝材料技術特性需求與開發研究

‧結語

【內文精選】

半導體構裝技術應用發展與市場趨勢

隨著穿戴式產品應用、網路傳輸通訊、物聯網的應用領域、家電整合以及車用通訊等新產品設計趨勢，半導體IC (Semiconductor Integrated Circuits)構裝材料(Packaging Material)技術在不斷的創新整合下，近年來高階構裝技術需求朝向具備高速度化與多功能化晶片模組系統發展。而封裝尺寸越來越小，所需的引腳數卻越來越多，因此對晶片製造與封裝工藝之各方面可靠度相對的要求也越來越高。為了提升其生產效率與低成本化，已朝向更高階的晶圓級晶片尺寸封裝(Wafer Level Chip Scale Package; WLCSP)或稱晶圓級封裝(Wafer Level Package; WLP)構裝技術發展。隨著IoT需求與5G技術的發展，國際大廠無不紛紛著眼於5G商轉的機會。近期最受到矚目的則是即將於2020年到來的東京奧運，這將會是各大電信業者競相展現5G應用實力的舞台。

除了IoT與5G應用需求，在車用電子應用上，功率元件構裝、各個功能感測器的構裝都需要新的構裝技術，功率元件構裝需要高可靠度、能通過高溫高濕環境的考驗、高功率環境下發展節能構裝。另外，穿戴式裝置的需求也是日益增加，因此軟性構裝(Flexible Package)、系統封裝(SiP)的構裝技術也因應而生，如圖一所示。

圖一、半導體構裝技術的應用發展

在市場趨勢方面，根據圖二資料顯示，目前構裝材料市場最大宗的技術產品仍為QFN，其次為FIWLP及FCCSP及FBGA (CSP)等晶圓級封裝技術。因台積電推出整合扇出型晶圓級封裝(InFOWLP)，成功為蘋果打造在iPhone上應用的A10處理器，市場開始逐漸採納新型扇出型晶圓級封裝技術。接著國際封測大廠如日月光、Amkor、STATS ChipPAC及德國IZM、香港ASMPT等大廠紛紛投入扇出型晶圓級封裝(Fan-out Wafer Level Package; FOWLP)技術研發，使得FOWLP成為市場成長最快速的構裝技術(CAGR: 32.5%)。而為了因應物聯網等終端產品晶片異質整合需求提升，扇出型晶圓封裝技術持續朝多晶片大面積尺寸封裝邁進，但由於晶片皆為方型，使得晶圓級製程面積使用率偏低約<85%；若採用面板級製程則其面積使用率可提高至>95%，在加速生產週期及降低成本考量下，國際大廠如三星電子、江蘇長電等，也已轉向面板級扇出型封裝製程FOPLP (Fan-out Panel Level Package)，朝向更低成本封裝技術開發邁進，如圖三所示…以上為部分節錄資料，完整內容請見下方附檔。