3D IC封裝簡介(上)

刊登日期:2015/9/5
  • 字級

在電子產品追求攜帶方便和更多功能的需求下,晶片構裝密度必須提高才能達到目的。在封裝二維面積有限的情況下,欲達高構裝密度必須朝三維方向堆疊發展。本文概略述說封裝的演進並著重介紹 3D IC 矽導通孔的製作流程及未來的發展方向。

前言
從早期桌上型個人電腦到現在幾乎人手一支智慧型手機,電子產品一直在追求攜帶方便、低功耗和更佳的性能表現。大眾的需求促使電子產業一直朝這個方向前進,例如晶片微小化和性能的提升。除了晶片微小化之外,為了配合更先進製程製作出來的晶片,封裝方式也要能配合提升,才能跟上晶片的運算速度,讓產品發揮最好的效能。圖一是晶片封裝的趨勢,攜帶型電子產品除了要求多功能以外,最好也具有重量輕且體積薄等特性,所以晶片構裝密度必須提高,於是封裝朝 2.5D IC、3D SiP及 3D IC 的方向發展是不可避免的趨勢。

晶片封裝堆疊演進
早期封裝是以不同功能的晶片個別封裝後,並整合至電路板上,所以會有電路板大、重、耗能及焊接點故障等問題,而且因為晶片間訊號的傳送路徑長,所以整體的速度很慢。在電子產品速度、功能和體積的要求下,市場也推出多個晶片封裝在同一個基板上,再整合至電路板上的多晶片模組元件(MCM/MCP)。

SoC 系統單晶片是進階版的產物,即是所有的功能都在單個晶片上實現,換言之,它整合數位邏輯、記憶體、類比/射頻或其他等不同功能於一個晶片上。SoC的優勢是可以用較低的功耗獲得較高的性能;缺點則是因為要整合很多功能在同一晶片中,製作流程會變得複雜,而且不同功能的電路所要的製程需求不同,故無法同時讓每個電路功能發揮到最好。另外還有雜訊和隔離的問題,以及未來若某項功能要改版升級,由於無法單獨分開改善,所以可能需要考慮付出較高的成本。

SiP系統級封裝在概念上和上述之 MCM/MCP很類似,是將多個晶片安裝在共同基板上,並透過基板上的線路將這些元件連結在一起,隨後將基板和元件一起封裝。不同於 MCM/MCP,其優勢在於它可以整合其他如被動元件及天線等系統所需元件於單一封裝中,使其具有完整的系統功能。相較於 SoC 的好處是在同一封裝內的不同晶片可以使用該領域最合適的製程,而且未來若是有改版升級的需要,也只需要修改晶片中的某部分即可。


圖二、(a)傳統2D IC/SiP;(b)2.5D IC/SiP內含一矽中介層和矽導通孔

3D IC矽導通孔製作流程
以下介紹如何在晶片中製作 TSV。若以 TSV 製作的時間點可以概分成四種流程,首先是在尚未製作元件(如CMOS)之前即先製作TSV,如圖五(a)所示,稱為 Via-First,待 TSV 製作完成後才開始進行元件和金屬層的製作。完成元件和金屬層後,接著利用載片暫時接合晶圓,以利後續晶圓薄化及背面走線製程……以上為部分節錄資料,完整內容請見下方附檔。


圖八、TSV形成的流程

作者:陳瑞琴、曾培哲、張佑祥/工研院電光所
★本文節錄自「工業材料雜誌」345期,更多資料請見下方附檔。
★相關閱讀:3D IC封裝簡介(下)


分享
為此篇文章評分

相關廠商