氧化鎵的晶體成長、特性及其元件應用(下)

 

刊登日期:2021/9/15
  • 字級

顧鴻壽、楊閔 / 台北海洋科技大學創新設計學院
 
通過摻雜錫(Sn)可精確控制氧化鎵同質磊晶薄膜中的電子濃度。圖五顯示了在分子束磊晶生長下,單晶β型氧化鎵(010)基板上生成的700 nm厚度n型氧化鎵(n-Ga2O3)薄膜,在室溫下電子密度對於其溫度是有相依性的。利用設定晶體溫度來改變進入氧化鎵中的錫的量,由此可以將氧化鎵薄膜中的電子密度控制在n=1016~ 1019cm-3較寬的範圍內。這是氧化鎵分子束磊晶生長中,基於摻雜的n型電導率控制的第一份報告。另外,分子束磊晶下生長的未摻雜氧化鎵薄膜具有極高的電阻值。 
 
圖六(a)以及圖六(b)分別顯示出膜厚為600 nm的氧化鎵磊晶生長溫度、表面形貌及其表面根均方(Root Mean Square,RMS)粗糙度(Roughness)之間的關係。在550~650℃的生長溫度範圍內得到根均方(RMS)粗糙度為1.0 nm以下的話,可得到原子層級最為平坦的薄膜。除此之外,也研究了生長溫度及其錫含量摻雜分佈之間的關係。 
 
圖六、(a)表面型態以及(b)在不同溫度下,氧化鎵磊晶薄膜的根均方粗糙度(RMS Roughness)
圖六、(a)表面型態以及(b)在不同溫度下,氧化鎵磊晶薄膜的根均方粗糙度(RMS Roughness) 
 
在570°C之下的生長溫度,氧化鎵磊晶薄膜中,其縱深方向均勻的錫分佈以及氧化錫(SnO2)蒸氣壓曲線具有一致性的,得到相對應的載子濃度(Carrier Concentration)。在600°C以上的生長溫度,考慮表面偏析(Surface Segregation)的起因而觀察到置入開始的延遲性問題。這些結果證明,為了透過摻雜錫而精確控制載子濃度,必須將生長溫度設定於570°C或更低的。從以上的結果可以發現,通過摻雜錫來實現表面平整度以及載子濃度控制的最佳生長溫度範圍為540~570℃之間。
 
以下針對空乏模式/空乏型氧化鎵基的金氧半場效電晶體(Depletion Mode Ga2O3-based MOSFET)元件的研發成果作一簡要敘述及探討。作為電晶體開發的第一步,必須先試作氧化鎵基的金屬-半導體場效電晶體(Ga2O3-based Metal-Semiconductor Field Effect Transistor; MESFET),並確認其電晶體的操作原理,這是世界上第一個單晶氧化鎵電晶體的操作實際驗證。這種氧化鎵基的金屬-半導體場效電晶體(Ga2O3-based MESFET)顯示出比預期更佳的元件特性。但同時存在兩個明顯的問題:一個是高的歐姆接觸電阻值(Ohmic Contact);另一個是由於漏電流主要通過氧化鎵表面傳導,汲極電流(ID)開啟/關閉比值(on/off Ratio)限制在大約4位數,這些是在實際使用中將被要求而需要改善的部分。因此,為了改善上述的問題而開發了兩種新技術,分別為矽離子注入摻雜技術以及電漿原子層沉積(Plasma Atomic Layer Deposition; ALD)的氧化鋁(Al2O3)閘極絕緣膜。然後,導入製作空乏型氧化鎵基的金氧半場效電晶體,並完成電性操作的實際驗證,解決了上述元件特性所存在的問題。 
 
圖七、製作空乏模式/空乏型氧化鎵基的金氧半場電晶體橫截面示意圖
圖七、製作空乏模式/空乏型氧化鎵基的金氧半場電晶體橫截面示意圖 
 
圖七為製作的空乏型氧化鎵基金氧半場效電晶體結構的橫截面示意圖。n型氧化鎵通道層(Channel Layer)通過分子束磊晶在摻雜鐵(Fe)的半絕緣性氧化鎵基板上生長。此外,透過使用高濃度矽離子植入摻雜技術,成功地將問題的源極-汲極歐姆接觸電阻(Source-Drain Ohmic Contact )降低到最小的 4.6 × 10-6 Ω-cm2。該電阻值與氮化鎵以及砷化鎵同等地非常小。同時,還透過引入氧化鋁閘極絕緣以及鈍化膜(Passivation Layer),進而成功地降低了氧化鎵表面的漏電流(Leak Current)。 
 
β-氧化鎵的最大優點在於具有高的臨界電場強度(Critical Electric Field Strength),更加有利於製作更高電壓切換開關裝置以及功能性更為強大的射頻(RF)電子設備。β-氧化鎵的破壞電場強度可達8.0 MV/cm,遠大於碳化矽的3.18 MV/cm及3.0 MV/cm。β-氧化鎵具有高的電子移動度或遷移率(Electron Mobility)大約~100 cm2/V.s,而載子濃度能夠輕易地經由摻雜 …以上為部分節錄資料,完整內容請見下方附檔。
 

分享