從ICSRSM 2023看碳化矽材料領域發展(下)

 

刊登日期:2024/1/17
  • 字級

陳華茂 / 工研院電光所
 
碳化矽/閘極絕緣層介面相關研究
碳化矽塊材的載子遷移率高達1,000 cm2/V‧s,但製作成碳化矽電晶體元件的載子遷移率卻低於50 cm2/V‧s,其來自於碳化矽經由熱氧化形成二氧化矽(SiO2)的閘極絕緣層,並非純二氧化矽且反而會形成碳殘留於介面,進而造成碳化矽/二氧化矽之介面品質不佳而造成大量的介面缺陷,因此抑制介面缺陷的方法為碳化矽元件重要的目標。因此,於Deposited Oxides section,Agency for Science, Technology and Research (A*STAR)的Umesh Chand 利用原子層沉積技術( Atomic Layer Deposition; ALD)沉積HfAlO之high-k材料作為閘極絕緣層並取代傳統的二氧化矽,可降低介面缺陷密度至8×1010(cm-2‧eV-1),且具有較低的缺陷密度,如圖九,並且經由時依性介電層崩潰(Time Dependent Dielectric Breakdown; TDDB)的可靠度測試可達到104(s),因此,此HfAlO之high-k材料對於碳化矽材料可達到良好的閘極絕緣層品質。除此之外,CNR-IMM的Fabrizio Roccaforte則是針對氧化鋁(Al2O3)的high-k材料進行探討,如圖十,但氧化鋁對於碳化矽介面則會造成許多介面缺陷,並且高達1.7×1012(cm-2‧eV-1),因此,藉由氧化鋁與碳化矽中間插入一層氮化鋁材料(AlN),可降低介面缺陷至9.1×1011(cm-2‧eV-1),並且提升閘極絕緣層之崩潰電壓至35V。
 
圖九、High-k 閘極絕緣層之介面缺陷/遲滯特性比較圖
圖九、High-k 閘極絕緣層之介面缺陷/遲滯特性比較圖
 
碳化矽元件結構相關研究
目前碳化矽電晶體無論是垂直雙擴散電晶體(VD-MOSFETs)或溝槽式電晶體(Trench MOSFETs)皆內建寄生二極體(Body Diode),如圖十一。但,導通時的寄生二極體是藉由雙載子電流傳導機制,電子會從源極傳導至汲極,而電洞則會從汲極傳導至源極,但此雙載子電流易受到基板平面錯位(BPD)缺陷影響,而導致雙載子電流會於BPD缺陷內產生電子-電洞複合而大幅降低逆向傳導電流,因此增加逆向恢復時間(Reverse Recovery Time)與切換損耗。然而,蕭特基二極體是藉由單載子電流傳導機制,只有電子會從源極傳導至汲極,因此不易受BPD缺陷影響而產生電子-電洞複合。Mitsubishi公司的Kawahara 發表『Comparison of the surge current capabilities of SBD-Embedded and conventional SiC MOSFETs』,同時整合MOSFET 以及Schottky Barrier Diode於相同晶片內,此可降低晶片面積50%,如圖十二,並且可降低受到磊晶內的BPD缺陷影響,與單純只有寄生二極體之垂直雙擴散電晶體相比,具有相同的反向電流,且SBD-embedded 晶片可抑制AC頻率切換所造成之導通電阻劣化從50%至20%。由此結果可知,MOSFET並聯整合SBD將可降低可靠度劣化。
 
圖十二、有/無蕭基特二極體對於切換可靠度測試比較圖
圖十二、有/無蕭基特二極體對於切換可靠度測試比較圖
 
碳化矽元件可靠度相關研究
元件面臨量產除了要求良好基本特性之外,另外需要達到可靠度標準,尤其對於許多功率元件應用於車用產品,對於可靠度標準具有很高的要求。因此,碳化矽MOSFET對於可靠度有相當多的研究。其中,高溫閘極偏壓可靠度(High Temperature Gate Bias; HTGB)、高溫逆向偏壓可靠度(High Temperature Reverse Bias;  HTRB)是碳化矽MOSFET元件之重要可靠度驗證項目。在論壇的Applications section中,University Degli Studi Di Padova的 M. Meneghini發表『Threshold voltage instability in SiC MOSFETs:analysis and modeling』。圖十三為對於HTGB可靠度操作進行劣化原因分析,當閘極電壓低於30V則為電子捕捉於閘極氧化層而形成Fixed Oxide Charge,因此造成臨界電壓正偏壓偏移。然而,當閘極電壓高於30V,則除了電子捕捉於閘極氧化層之外,電子會藉由Fowler–Nordheim tunneling至閘極氧化層,並且高能量電子造成碰撞游離(Impact Ionization)而產生電子電洞對。所產生之電洞捕捉於閘極氧化層而造成臨界電壓負偏壓偏移,進而抵銷電子捕捉所造成的正偏壓偏移,並依據劣化行為進行模型建立。由此可知,HTGB劣化主要來自於電子或電洞於閘極絕緣層內部缺陷捕捉而造成元件特性的漂移,因此,如何降低閘極絕緣層缺陷或者提升閘極絕緣層的能障是 ---以上為部分節錄資料,完整內容請見下方附檔。
 

分享