聚焦NEPCON JAPAN 2019前瞻電子產業研發/製造最新技術趨勢

 

刊登日期:2019/3/5
  • 字級

前言
亞洲最具指標性的國際年度產業盛會—第48屆電子研發暨製造綜合展「NEPCON JAPAN 2019」已於日前圓滿落幕。NEPCON大展延續去年的熱度,在高綜效迴響下,參展廠商遍及37國,參展商數更一舉擴大至2,640家。國際知名企業踴躍亮相,紛紛展示電子產業鏈下的最新技術與設備。為期三天的展會創造了116,000餘人次的觀展人潮,不論展出規模或參觀人數皆再創新高(圖一~圖二)。
 
展場巡禮
1. 備受矚目的熱界面材料
根據Yole Développment對全球功率模組市場需求的調查顯示,2015~2020年每年以年均8%左右的成長率成長,預估至2020年市場規模將可達65億美元。隨著功率模組應用越來越廣,且模組體積縮小及整體功率密度的增加,從散熱材料、連接材料至散熱模組的開發皆非常重要。如何有效提高材料散熱效率及降低各界面的熱阻,進而提高整體模組在高溫下的耐受性及可靠度,將左右下世代功率模組的發展。在此次展會當中,許多廠商亦針對散熱議題,發表了相關材料。
 
Namics以自行合成粒徑大小約100 nm的銀粉混合微米級的銀粉製作出低溫燒結的高導熱黏晶材料,其燒結機制如圖三。以Amine為保護劑的奈米銀粒子,在高溫燒結時,保護劑會揮發,奈米粒子與微米粒子間會燒結成一相,使得粒子間不單單只是接觸,而是如同塊銀一樣,擁有高導熱及高導電特性。此外,隨著燒結溫度的提高(圖三),燒結狀況也越好,電性越佳。
 
圖三、Namics高導熱黏晶材料奈米銀燒結機制及SEM切面圖
圖三、Namics高導熱黏晶材料奈米銀燒結機制及SEM切面圖
 
三菱材料公司此次則分別展出了燒結銀、銅的黏晶材料及Core-shell TLP Bonding Material,燒結銀的部分樣品如圖五所示。三菱的材料除了可以接合銀和金之外,亦可接合銅界面,此款銀膠的固含量約90 wt%,使用150 nm的銀粒子作為燒結的連接粒子,在大氣下,以10 mm2大小的晶片接合DBC基板,250˚C進行燒結,熱導率可達200 W/m·K,接著強度50 MPa,電阻率3.5×10-6 Ω·cm,為銀金屬電阻率的兩倍,電性相當低。圖六為燒結銀黏晶材料燒結後的SEM切面圖,燒結狀況相當緻密,計算孔隙率約為10%,高緻密度使得不管熱導率或電阻率都可以表現得相當好。
 
2. 穿戴式裝置的導入應用趨於多元化
近年來,穿戴式裝置的發展在醫護、運動等應用面都受到相當大的關注。因穿戴式裝置是穿戴於身體上,必須服貼於不規則的身體表面,因此可撓性及柔軟性是必要條件。今年展場中的焦點之一,即是將穿戴式裝置電極及導線整合於智慧衣上,強調可拉伸性。例如大阪有機化學工業公司展示了一項開發中的伸縮性導電材料「Suave EL系列」,是一項可拉伸的丙烯酸彈性導電材料(圖九),具有高延展性(伸長率可達約5,000%)、低楊氏模數(2~4 MPa)、高耐濕熱性(200˚C以下)。
 
隨著穿戴技術的進展與市場需求發展,穿戴式裝置的導入應用頗具多元化,以下介紹幾個不同的應用。Informatix公司展示GyroEye Holo運用AR技術應用在施工現場。建築工地必須按圖施工,但往往因現場施工限制,而造成很多的不便,發展AR擴增實境眼鏡將可望解決此問題(圖十)。
 
圖十、Informatix展示GyroEye Holo運用AR技術應用在施工現場
圖十、Informatix展示GyroEye Holo運用AR技術應用在施工現場
 
Kurabo Industries展出智能服裝「Smartfit」(圖十一),這是一套能為現場工作人員進行風險管理支援的系統。運用「Smartfit」可獲取使用者的生理訊息,利用數據分析及AI技術,可進行即時評估並通知在酷熱環境中的工作風險、身體變化狀況等。
 
研討會重點分享 Fan-out WLP技術發展趨勢
以下將介紹目前正夯的Fan-out WLP技術發展和5G技術所需之相關構裝技術趨勢。
 
針對Fan-out WLP,TechSearch顧問公司指出,在目前競爭激烈的眾多廠商中,台灣的ASE、PTI、TSMC、Unimicron都在其中扮演重要角色。TechSearch認為,未來的Fan-out WLP是多種構裝型態、百家爭鳴的狀態,誰能提供多元的構裝,並提高產能(Yield)就能在這戰場中取得一席之地。不僅是晶圓構裝尺寸、大面積的Panel Level Package尺寸從370 mm × 470 mm到600 mm × 600 mm都有開發的需求。
 
TSMC今年也與會分享Fan-out的構裝技術。TSMC的InFO WLP因具有較薄的RDL、細線路設計(Fine Pitch Cu),能提供訊號傳遞、降低雜訊,並且降低熱損失效應。除了現有的InFO WLP,他們朝向多晶片(Multichip)構裝持續開發,高密度的構裝Pitch約在60~80 μm,RDL L/S為2 μm/2 μm。講者特別提到,在多晶片構裝結構中,Underfill封裝材料在晶片(Chip)與模封材料(Epoxy Molding Compound)扮演著緩衝的角色(Buffer Layer),能有效降低應力、提升信賴性...…以上為部分節錄資料,完整內容請見下方附檔。
 
今年材料世界網/工業材料雜誌援例邀請工研院內多位技術專家共同赴日,跨領域從不同角度提供深入觀察與第一手資訊。本文將彙整最新技術趨勢,以饗讀者。相關展會系列報導可點選下方連結免費閱覽、下載。
 
 
作者:何首毅、陳凱琪、簡仁德、范淑櫻/工研院材化所
★本文節錄自「工業材料雜誌」387期,更多資料請見下方附檔。

分享