下世代電子貼合技術的衝擊

 

刊登日期:2016/3/23
  • 字級

編譯:李守仁/ 健行科技大學助理教授;白立文/ 工研院材化所

可於低溫下貼合半導體晶片,從而賦予晶圓電路、功能的電子「貼合技術」,目前已成功應用於MEMS、太陽電池、功率半導體、三維(三次元)邏輯電路、矽光子、可撓式電子元件等重要用途中。此技術跳脫單一晶片需採用單一材料(矽)的限制,從而保有了兼具高功能與低成本的兩全可能性。
 
在將電子元件的「系統單晶片(System on a Chip;SoC)」、各式元件、零組件等如積木般組合的過程,尋求更合適之半導體元件、搭配更理想材料,運用更恰當製程製作與組裝,以做出更低成本、更高性能產品是研發人員追求的目標。各種組裝製程中,「常溫接合」是下世代具代表性的電子「貼合技術」,其可以取代傳統之焊接、高溫高壓印刷等增加元件負荷的接合技術。此種下世代「貼合技術」對現有產業的衝擊(Impact)主要有四:

1. 兼具元件性能提升並可減少量產時的製程成本;
2. 對於矽半導體,可以賦予矽材料傳統難以具備的發光功能;
3. 對薄型可撓性元件製程的簡化;
4. 開啟了三維化的邏輯電路。
 

衝擊 (1)在 MEMS 或多接合太陽電池領域中,已陸續締造了具全球頂尖水準的新元件。衝擊 (2)與 (3)的主要影響發揮在傳統上製程難度較高的異種材料的接合。衝擊(4) 則適用於耐熱性不佳的互補式金屬氧化物半導體積體電路(Complementary Metal-Oxide-Semiconductor Integrated Circuit;CMOS IC),其可以替代「矽穿孔」(Through Silicon Vias;TSV)或凸塊(Bump),以一體成型方式製作三維半導體晶片。

衝擊 (1)〜(4) 原係就材料或製程的適材適所效果而論,然同時突破了傳統半導體技術侷限於相同材料方能緊密貼合導致無法兩全的困境。電子「貼合技術」未成功開展前,原先之製程往往受限於需使用相同材料,由於傳統技術很難於矽材料上成長化合物半導體,往往被迫須於矽半導體、化合物半導體二者間擇一,而陷於難以兼顧性能提升與製程成本降低的困境。
先前傳統半導體技術因而面臨無法兩全之困境有以下三者:

a. 製程上的限制
當製程牽涉到不同熱膨脹係數或彈性係數材料的組合時,對製程適用之溫度或壓力範圍所造成的限制;
磊晶成長製程中,對不同晶格常數或原子配列材料選擇的限制;
無法對耐熱性不佳之薄型可撓性基板或元件進行硬焊加工。

b. 成本與性能
在低成本的矽基板上製作元件有其極限;
採用砷化鎵(GaAs)或碳化矽(SiC)基板的元件雖可具有較高性能,但基板成本相當高。

c. 矽材料的極限
載子移動度低;
應用於電力用途時,損失大;
學理的探討顯示,矽很難有高效率的發光。
 



表一、三維封裝的種類、特色與挑戰
 

傳統技術之 TSV 或凸塊,尺寸等級較大,約為數微米至數十微米,在 IC 配線層的最頂層進行同種材料的連接。而 TSV 技術需於基板上鑽孔,此舉同時也犧牲了晶片上寶貴的面積。表一是三維封裝的種類、特色與挑戰。下世代貼合技術也可以大幅減少傳統三維封裝的限制(表二),在功能考量下,選擇最適當的材料與製程。例如 CMOS;傳統上必需有一個前製程先行製作電路,使用下世代「貼合技術」,則 p 型金屬氧化物半導體場效電晶體(Metal-Oxide-Semiconductor Field-Effect Transistor;MOSFET)與 n 型 MOSFET 可分別選擇鎵系與砷化鎵系化合物半導體。
 
具諸多優點的下世代「貼合技術」至今還未廣泛應用於電子元件的理由如下---以上為部分節錄資料,完整內容請見下方附檔。


分享
為此篇文章評分

相關廠商