3D IC 堆疊技術是下世代半導體製程的重點技術之一。因應多層IC 堆疊的高頻去雜訊以及穩壓需求,需要晶片內埋高密度去耦合電容來達成。本文針對矽基材內埋高密度去耦合電容的製程技術與元件特性做一介紹。 Download檔案下載 分享 轉寄 聯絡我們 延伸閱讀 晶片型導電高分子固態電容器的發展現況 固態電解電容器陰極材料之近期發展 固態電容器—閃耀的明日之星 被動元件低碳永續進行式:從材料選擇到製程創新 創新低碳被動元件技術 熱門閱讀 國際固態電路大會 ISSCC 2025:半導體發展趨勢與記憶體運算技術探討(... IEDM 2024前瞻:鐵電記憶體技術發展與半導體趨勢解析 海洋碳捕獲崛起,更有效率且可望轉換出新經濟價值 由2025 NEPCON Japan看低碳樹脂材料與印刷電路板製程技術與應用 日本綜合化學品製造商聚焦EUV,展望半導體材料領域 相關廠商 台灣石原產業股份有限公司 Hach台灣辦事處 金屬3D列印服務平台 喬越實業股份有限公司 高柏科技股份有限公司 正越企業有限公司 廣融貿易有限公司 山衛科技股份有限公司 台灣大金先端化學股份有限公司 大東樹脂化學股份有限公司 志宸科技有限公司 照敏企業股份有限公司 台灣永光化學股份有限公司 工研院材化所 材料世界網 桂鼎科技股份有限公司