洪茂峰 / 成功大學電機系；洪肇蔚 / 中華電信高雄營運處
Si 半導體技術已深入到我們日常生活中的每一個層面。根據SIA估計，2023年全球半導體的產值將高達7,000 億美金，在這麼龐大的需求下，為使元件能有更好的電性表現，在更低的功耗、製作良率更高、成本不會增加太多等考量之下，趨使Si元件朝次奈米，甚至更小的節點技術不斷的邁進。但在微縮的過程中卻衍生出許多元件性能劣化的困擾，激發了各界對新材料、新元件與新電路架構的迫切需求。在研究人員的努力下提出了許多改善的技術，其中SiGe應力工程(Strained Engineering)是提升Si奈米元件性能最有成效的方法，也是各團隊研發的焦點。本文將介紹SiGe應力工程的物理及其相關技術發展。
SiGe應力工程的緣起
話說 Si元件能在現今電子世界中獨領風騷其原因有三：①. 能隙值為 1.1 ev，適於室溫操作；②. 擁有品質良好且穩定的SiO2膜可保護Si元件表面，並於製程中作為有效的Mask；③. SiO2/Si介面的表面狀態密度(Surface State Density) 甚低，有助於Si元件操作的穩定性。其中以第三個原因最為重要，因為它提供了可靠的Si元件，也使Si技術半世紀以來得以按Moore law 的預測逐漸微縮並增強VLSI的功能，其相關應用已廣泛滲透到各個領域，如尖端應用的Mainfram電腦以及民生用的智慧型手機與物聯網等。
但Si元件在演進的過程卻遭遇了性能劣化的挑戰，如在Si MOSFET元件微縮的製程中，業界通用的方法是採元件幾何形狀的微縮，如縮短閘極的長度或薄化閘極氧化層等，這些措施的確提升了MOSFET元件的性能。然而，在次奈米技術時若仍以此方式進行微縮將遭遇材料的物理極限及製作技術的困難，使製造成本大幅增加。更麻煩的是：文獻指出Si MOSFET經微縮後其飽和電流Isat會隨Vgs的增加而降低，使元件驅動高電流的能力變差，製成數位電路時階段延遲(Stage Delay) 反而增加，不但電性表現更差，也降低了可靠度，這個困擾使Si 元件在微縮的努力中蒙上一層陰影。
圖一、Si MOSFET 的 Mobility 特性圖
元件愈小，性能表現反而愈差，怎麼會這樣呢？Fang et al對這個現象作了深入的探討：他們發現當Vgs漸增而大於Vt時，通道中的反轉電荷密度(Inversion Charge Density)， Qinv，會逐漸增加，這個Qinv濃度在反轉層中本應呈Gauss分佈，但因反轉層甚薄且已量子化，使得濃度最高的位置並非位於Si/SiO2的介面， 而是在通道中的某處。又依Gauss Law 可知，Qinv會在垂直通道方向的Si/SiO2介面上產生一個電場，顯然這個電場大小將受Qinv濃度分佈影響， 此電場以Eeff表之 ，其值為
Eeff = ( Qb + ηQinv) /ε0κSi (公式1)
其中Qb 為空乏層的電荷，而η的值則視Qinv電荷為電子(1/2)或電洞(1/3)而不同。由公式1 可知通道中的Eeff將呈現不均勻的分佈，又因載子在反轉層中會遭遇許多不同散射中心的作用，如Coulombic 散射， Acoustic Phonon 散射或Surface Roughness散射等，在短通道MOSFET元件中甚至還有Optical Phonon 散射會加入攪局，這些因素都會降低載子的移動率(Mobility，μeff)，而影響程度又隨反轉層中各處的Eeff強度不同而異。這麼複雜的散射機制導致元件的μeff呈劇烈的變化，如圖一所示，而這個不規則的趨勢卻又無法以適當的Power Law來描述，顯然的這種μeff的不穩定性將影響元件操作的可靠性。而且更尷尬的是，原本為使MOSFET能操作於較大的驅動電流，製程中除需不斷的微縮通道外，還會摻以極高濃度的Dopants來調控 VT，但這又導致通道中的 Eeff增大，且使 μeff降低的NG (No Good)後果。像這種因材料性質的侷限造成了元件製程與性能表現不符預期的現象該如何解決， 就成了研究人員頗費思量的議題了。
對此有許多改善的方法被提出來， 如：Interconnect Level 以銅或低介質常數(Low k)的材料取代，抑或在閘極堆疊層上變花樣，如採用高介質常數(High k)的材料與金屬閘極的方式等等， 倒也頗具成效。但在2003年 的IEDM 會議中TSMC的 H. C.-H. Wang團隊發表了一篇論文， 他們發現使用SiGe應力式結構的Si NMOS短通道元件可以將直流的 Ion-Ioff提升達15%之多，大幅改善電流的驅動能力。同一會議中， Toshiba 的T. Sanuki 團隊也發表了相關的研究，他們以摻雜高硼濃度的SiGe 應力式結構來製作Si p-MOSFET的 S/D 區， 不但降低了片電阻，且使Ion-Ioff提升19%，以之製作的Ring Oscillators電路的傳輸延遲(Propagation Delay)也可提升18%。論文中他們分析這些優異成果的原因， 都一致歸因於是SiGe 應力式結構調變了通道處的能帶結構，使表面電流密度大幅增加，增強了MOSFET 的驅動電流， 並降低載子與晶體格子或缺陷間的散射作用使μeff 提升，改善了元件的性能表現，而且這個能帶調變的作用不會受通道是否微縮影響。這些正面的成果在諸多解決方案中頗顯突出，也確定了應力工程可突破材料本質的侷限，提升元件的性能，是持續提升VLSI 性能應採用的 ---以上為部分節錄內容，完整資料請見下方附檔。