半導體用厚膜光阻：材料世界網

吳明宗、余陳正、黃耀正、張德宜 / 工研院材化所

厚膜光阻劑是目前半導體材料當中最重要的材料之一，其包含複雜的樹脂設計、製造流程和塗佈技術的工程，而台積電、三星等公司在先進製程上面的晶片製造也會使用到不同種類的厚膜光阻材料。本文以各家光阻劑大廠相關技術發展來介紹厚膜光阻產品於不同晶片結構上的應用。目前半導體製造行業中，正負型光阻材料一直都在使用，但由於電子材料的薄型化與超小尺寸的發展，對光阻解析度越來需求越高，因此許多半導體廠、面板廠選擇正型光阻。然而，負型光阻材料亦是一種很好的材料，可用於不需要如此高解析度的半導體材料；同時，與正型光阻相比，負型光阻具有更快的製造速度、更寬的操作域度和更低的材料成本，負型光阻對某些基材材料也有更好的附著力。

【內文精選】

正型與負型光阻材料介紹

目前正型及負型光阻劑皆仍應用於半導體製造產業，但現今半導體供應商因需求更高的解析度(Resolution)，而傾向選用正型光阻劑。正型光阻劑能維持其尺寸及圖案形狀，這是因為顯影液溶劑不會滲透至未受UV光照射的區域。相對地，對於負型光阻劑而言，無論是UV曝光區域還是未曝光區域都可能被溶劑滲透，如此一來可能導致圖案形狀變形。

先進封裝廠商目前發展的概況

1. 台積電先進的半導體封裝技術組合

CoWoS(Chip-on-Wafer-on-Substrate；將晶片堆疊起來再封裝於基板上)是一種運用於多晶片整合的「最後晶片」2.5D晶圓級封裝技術(如圖一)。透過將晶片黏合至作為中介層的預製基板上，進而形成「晶圓上晶片」。CoWoS長期以來為整合處理晶片及高頻寬記憶體(High-bandwidth Memory; HBM)於單一封裝中之主要選項，CoWoS更細分為CoWoS-S、CoWoS-R、CoWoS-L等不同種類。

圖一、台積電先進的半導體封裝技術

2. 英特爾的先進的半導體封裝技術組合

英特爾的EMIB技術主要是以2D的布局連接晶片。根據英特爾介紹，其EMIB解決方案結合了傳統多晶片封裝技術(便宜)和矽中介層(高互連密度)的優點。為了在保持低成本的同時增加互連密度，英特爾用可直接嵌入基板的一小塊矽取代了全矽中介層，這個矽零件被英特爾稱為「橋梁」，晶片被放置來連接橋的一半。如果需要更大的頻寬，英特爾可以在兩個晶片之間嵌入多個橋接器，或者在一個基板內包含兩個以上晶片的設計中容納多個橋接器。與矽中介層相比，矽橋的主要優勢之一是節省成本。EMIB廣泛應用於英特爾的FPGA、高階圖形處理器單元(GPU)、人工智慧、伺服器和其他以資料中心為中心的高效能運算領域。其中在2.5D封裝段製程中的36~55 μm微凸塊、3D封裝段(圖七)25~55 μm微凸塊，以及解析度小於10 μm高深寬比的銅柱連接，同樣都需要厚膜光阻材料的搭配使用 ---以上為部分節錄資料，完整內容請見下方附檔。