陳華茂 / 工研院電光所
2024功率半導體元件以及積體電路研討會ISPSD(International Symposium on Power Semiconductor Devices & ICs)是針對功率半導體設備及集成電路的一個專業會議，匯聚來自世界各地的學術界、產業界專家以及研究人員，共同探討功率半導體技術的最新進展和未來趨勢，其中不乏包含Wolfspeed、ST microelectronics、Infineon、On-semi等國際大廠參與，研討會內容包括Keynote主題演講、前瞻碳化矽電晶體、氮化鎵電晶體、氧化鎵電晶體、雙向導通元件、以及低壓功率元件等。藉由此次參與ISPSD研討會，提供各位讀者2024年在碳化矽相關領域上學者們的研究成果，針對各個重點研究成果進行分析並與讀者分享。
會議重點摘要
本文將摘錄此次國際碳化矽與材料論壇報告中作者較關注內容，彙整成八個議題，說明如下。
一、2024 ISPSD Keynote Speech
於ISPSD研討會之Keynote演講，Resonac corporation的Hiroshi Kanazawa講述『Review for Resonac’s SiC Epiwafer Business』，目前8吋碳化矽磊晶缺陷數量已經與6吋碳化矽晶片結果相當，圖一顯示BPD缺陷以出貨標準需低於5 cm-2，其中螺旋錯位缺陷(BPD)以及堆疊層缺陷(SF)皆改善低於0.8 cm-2 ，因此可達到出貨標準；並且Resonac針對改善磊晶品質，提出藉由插入新成核層以改善BPD缺陷數量，以達到應用於高電流車用產品。
圖一、8吋碳化矽磊晶片缺陷比較
Ge Aerospace Research的Ljubisa Stevanovic講述『A roadmap for power semiconductors in Support of Hybrid electric flight』，圖二為交通運輸之碳排量以及引擎驅動比較，航空飛機相較於其他運輸交通工具具有兩倍以上的碳排量，並且機械式引擎驅動效率甚至低於35%以下，因此需採用電動引擎驅動系統以增加整體驅動效率。目前燃氣輪機假設以35%來計算動力推進效率，對比於電池轉換電子功率系統推進電動引擎，其效率可高達92%以上，因此1 kg的燃油當量可被30 kg的電池發電量所取代，如圖三所示。
圖四、xPU發展以及能量趨勢圖
Silergy 講述『Power Semiconductor for AI & IoT』，圖四為處理器發展以及能耗演變趨勢。1970年到2000年xPU使用單核心計算，並持續降低微縮晶片尺寸以及降低操作電壓(VDD)，因此雖然晶片數目增加，能量損耗卻仍維持緩慢增加。但自從2000年xPU使用多核心計算，在持續微縮晶片尺寸但卻無法有效抑制漏電流的情況下，能量損耗迅速增加，進而導致能量管理變得非常棘手；近年，AI需求熱潮也增加高速GPU/CPU的需求大幅增加，因此如何管理能量轉換或能量傳遞的損失變得很重要……
二、2024 ISPSD Novel Device Structures Speech：碳化矽(SiC)元件
碳化矽元件是本次研討會的重要議題之一，共有約35篇論文。相關研究主要聚焦於新型SiC元件結構的發展、高壓電力元件的設計及優化、SiC材料的可靠性分析和應用等。例如，SiC MOSFET的改進涉及短路能力提升、閘極設計的優化以減少損耗和提高穩定性等，顯示出碳化矽在高效能電力轉換中的潛力。
於Novel Device Structures in SiC section，Toshiba Electronic Devices & Storage的Shunsuke Asaba講述『Impact of Reverse Current Spreading on Diode Conduction Reliability of SBD-Embedded SiC-MOSFET with Deep p-Shield Structure』，探討了嵌入式蕭基特二極體(SBD)結構的碳化矽(SiC) MOSFET。傳統的SiC MOSFET在二極管操作過程中會因為雙極導通而產生可靠性問題，導致SiC基板上的晶體缺陷擴展，而為了抑制這種雙極退化而引入SBD的MOSFET設計。圖六為各種嵌入式蕭基特二極體(SBD)結構架構，深層P-shield結構可抑制SBD 漏電流，但同時會限制SBD導通電流，因此提出使用Current Spreading Layer(CSL)以提升SBD導通電流，並且改變SBD區域於y軸方向以避免降低DMOS Cell區域電流，實現僅有2.0 mΩ∙cm²的極低導通電阻。
圖六、SBD-embedded DMOSFET設計架構
圖七為嵌入式蕭基特二極體(SBD)結構之電性結果比較，SBD-Embedded SiC-MOSFET架構除了JFET寬度之外，同時須考慮JBS寬度，因此……
三、Novel GaN Power Devices and Technologies
氮化鎵技術的發展也是此次研討會的重點之一，約有30篇相關論文。這些論文涵蓋了GaN功率元件的設計和製造技術，如E-Mode GaN HEMT的性能優化、改良GaN材料結構和單片整合技術等。研究主要集中於提高GaN元件的開關速度、降低損耗以及提升可靠性和穩定性，特別是在高頻應用中的表現。
北京大學的魏進研究團隊發表『Polarization-Assisted Acceptor Ionization in E-Mode GaN p-FET on 650-V E-Mode p-GaN Gate HEMT (EPH) Platform』。圖九為氮化鎵單晶片結構以及特性比較，相較於傳統n型HEMT結構為AlGaN/i-GaN/GaN Buffer Layer，藉由增加P-GaN通道層並且於P-GaN通道層上方形成閘極絕緣層與閘極等區域來形成P型氮化鎵電晶體，因此達到整合N型/P型氮化鎵電晶體，相較於目前主流整合式氮化鎵電晶體使用D-mode以及E-mode N型氮化鎵電晶體整合，此複合式氮化鎵電晶體具有降低漏電流而達到省電功效，並且N型氮化鎵電晶體之臨界電壓為0.55 V、P型氮化鎵電晶體之臨界電壓為-0.8 V，因此可達到對稱臨界電壓之 ---以上為部分節錄資料，完整內容請見下方附檔。