波導技術於下世代通訊技術應用(下)

 

刊登日期:2021/11/5
  • 字級

李文欽 / 工研院材化所
【內文精選】
CPO技術的發展與台灣企業的投入
在台灣廠商中最動見觀瞻的半導體巨頭—台積電,今年也在2021 ECTC(Electronic Components and Technology Conference)會議發表研發成果支持CPO技術的發展。在筆者多年殷殷期盼下,台積電的光子引擎平台「COUPE」(CompactUniversal Photonic Engine)終於重磅登場,頗有一鳴驚人的震撼力。「COUPE」平台不改代工本色,希望兼容各種應用需求,具有高頻寬、高頻寬密度、低延遲、低功耗,而且可以提供光柵耦合(Grating Coupler)和邊緣耦合(Edge Coupler)兩種連結外部光纖的方法。在ECTC所發表內容尚未揭露COUPE平台的結構圖示,目前台積電僅解釋COUPE內的光子晶片(PIC)是採用3D堆疊結合TSV (Through-Silicon Vias),可以同時在光和電介面得到最佳的性能表現。圖十則是台積電說明PIC光端口和光纖結合的方法,含括主流的光柵耦合和邊緣耦合。在看完台積電今年的驚喜成果後,筆者又開始有了期待;因為CPO技術的真正難關尚未被解決。台積電的IC製程可優化電與光晶片間的連結與封裝,但是CPO晶片組與外部光纖的光耦合封裝量產方法才是令全球PIC科學家最傷腦筋的部分。
 
波導技術在CPO晶片組光路封裝的應用與展望
關於CPO技術的標準化制定,目前由臉書和微軟等雲端服務業者帶頭推動。CPO技術需要將過去SFP光收發器內部的光子引擎縮小並集結到運算IC的基板上(圖十一),其技術重點包括:①光源位置;②光子引擎;③PIC光接口;④整合運算IC、光子引擎晶片和光纖連接器的基板設計;⑤設備內部的光纖佈線。最近Intel成功整合上述技術,並公開展示採用CPO晶片組的交換機(圖十二),外部光纖透過連接器轉換成裸光纖連結到CPO晶片組上。
 
工研院材料與化工研究所一直持續關注著光波導技術的發展,早期開發多模光波導技術時已建立精度為0.001的高分子材料折射率調變以及平面波導/光纖邊緣對位封裝技術,並且在2010年前後協助國內PCB業者成功開發結合光波導層的高速軟硬板,如圖十四(a)所示。為了驗證光電軟硬板的性能,另外開發可自動對準PCB內埋45度鏡面的晶片載具(圖十四(b));隨後已取得台灣、美國和中國專利。同樣的T型結構也用於固定光子晶片內的雷射光源,在2021年ECTC有相關的研究發表(圖十五)。
 
圖十四、工研院材化所開發之(a)採用光波傳導高頻訊號的軟硬板技術(12);(b)可自動對準PCB內埋45度鏡面的晶片載具
圖十四、工研院材化所開發之(a)採用光波傳導高頻訊號的軟硬板技術(12);(b)可自動對準PCB內埋45度鏡面的晶片載具
 
2016年在工研院電子與光電系統研究所的邀請下,材化所開始深入研究單模光波導材料、光纖封裝膠以及矽波導與高分子平面波導的光耦合方法。由於在晶片組使用的光學材料參數需要很高的溫度安定性,例如折射率,因此材化所也建置測量dn/dT的設備,可驗證光波導材料在晶片組高低溫變化下,不會影響光訊號的正常傳遞。設計CPO晶片組時,若要在基板旁安裝如AIST發表的微型光纖連接器,就需要高分子扇形波導將PIC內密集的光訊號群分散開,並跟光纖連接器的光通道對準。採用光纖連接器在資料中心運作上的安裝與維修都相對便利,預計將來CPO晶片組有高比例會採用高分子波導加光纖連接器的方案。材化所在高分子波導和PIC矽波導的光耦合設計是採用SiON當作矽波導上包覆層並兼具模態轉換器,在申請美國專利時並不容易跟眾多前案作區分;後來才在延續案進行更大的差異化,成功獲得專利(圖十六)。有關PIC光端口與高分子光波導的光耦合技術進展,將另…以上為部分節錄資料,完整內容請見下方附檔。
 
圖十七、在相同dn/dT斜率下調整樹脂折射率(精度0.001)
圖十七、在相同dn/dT斜率下調整樹脂折射率(精度0.001)
 
★本文節錄自《工業材料雜誌》419期,更多資料請見下方附檔。

 


分享