KIOXIA開發3D DRAM氧化物半導體電晶體技術,實現8層堆疊

 

刊登日期:2026/1/22
  • 字級

日本鎧俠(KIOXIA)開發出適用於3D DRAM的氧化物半導體通道電晶體技術。此項技術由2024年發表之OCTRAM(氧化物通道DRAM)三次元化技術為基礎進一步發展而成,成功實現沿垂直方向一次性形成橫向電晶體的製程。結合可支援線寬(Pitch)微縮的三次元記憶體單元技術,KIOXIA已確認可將電晶體最多堆疊至8層。此項技術將能有助於降低人工智慧(AI)伺服器與物聯網(IoT)應用的功耗。
 
在這項新技術中,導入了二氧化矽(SiO₂)與氮化矽(Si₃N₄)所構成的多層堆疊膜結構,並將其中的氮化矽層替換為氧化物半導體「銦鎵鋅氧化物(IGaZnO)」。藉此,成功驗證了可一次性形成環繞式閘極(Gate-All-Around; GAA)電晶體的製程可行性。
 
在實證結果方面,新技術展現出30 µA以上的高導通電流(ON-state Current),同時實現10⁻¹⁸ A以下的極低截止狀態電流(OFF-state Current)。透過此一新製程,不僅有助於抑制記憶體單元多層堆疊的成本,亦可藉由低截止狀態電流,大幅降低DRAM的刷新(Refresh)功耗。

資料來源: https://chemicaldaily.com/archives/742708
分享