比利時半導體研究機構imec與晶片製造商共同開發出半導體新技術。透過使用原子級薄且平坦的二維材料(2D Materials)作為導電通道，可望突破以矽為基礎之傳統半導體所面臨的微縮極限，進而大幅提升晶片的小型化能力與智慧型手機、AI裝置的整體效能。
此次imec與台積電(TSMC)、美國Intel合作，成功開發採用二維材料且可超越矽基半導體微縮極限的次世代元件技術。研究團隊使用氧、硫、硒、碲等硫族元素與金屬元素組成的過渡金屬二硫族化物(MX₂)層作為導電通道，並在相關製程中克服實用化的主要挑戰。此技術將通道與閘極尺寸縮小至極限，有助於設計出性能更高且耗電更低的半導體晶片。
在與TSMC的共同研究中，採用二硒化鎢(WSe₂)的p型場效電晶體(p-FET)實現了690 µA/µm的最大電流，刷新世界紀錄。TSMC提供了高品質的WSe2單層(Monolayer)，其由硒(Se)原子排列於鎢(W)原子上下方所構成的3層結構組成，而imec則將界面氧化層形成與氧化鉿(HfO₂)閘極氧化膜的沉積製程予以最佳化。在與Intel的合作方面，則進行了包含電子注入與收集端的源極/汲極接合部，以及由電極與絕緣層堆疊而成之閘極堆疊(Gate Stack)形成技術的改善。透過Intel製作的高品質二硫化鎢(WS₂)、二硫化鉬(MoS₂)、WSe₂層材料，結合imec所開發的選擇性氧化膜蝕刻技術，藉此實現更良好的元件結構控制。
透過二維材料電晶體的技術革新，今後在薄膜沉積、蝕刻等製程中，對於金屬材料、前驅物及各類材料氣體的需求也可望大幅增加，進而帶動相關供應鏈的新市場機會。