絕緣礙子外型優化模擬

 

刊登日期:2018/6/5
  • 字級

藉由有限元電場模擬,分析絕緣礙子表面電場強度與電通量密度,並進行幾何優化,提高沿面電通量密度均勻度,降低閃絡發生機率。由電場分析的結果來看,增加絕緣子內部凹槽深度,對於降低閃絡的幫助很小。增加內部齒轉角之曲率半徑,此部分可降低11~12%。由於閃絡最易發生位置在底部轉角處,如增大底部轉角曲率半徑至33 mm時,沿面最大電通量密度可降低高達44%,藉由增加此處之曲率半徑,確可大大降低閃絡發生機率。

本文將從以下大綱,介紹光電產業生產用的許多大型尖端半導體設備與電力設備所使用之絕緣材料與結構設計技術。
‧絕緣礙子放電原理
 1. 局部放電
 2. 閃絡原理
‧半導體設備絕緣礙子電場模擬
 1. 絕緣礙子電場分析模型
 2. 電場分析及沿面電通量密度計算
 3. 絕緣礙子外型優化
 4. 模擬結果
‧結論

【內文精選】
電力設備主要是由導電、導磁、結構和絕緣材料所組成。絕緣礙子(Insulator)主要即提供各種電力設備和許多大型尖端半導體設備絕緣之用。電力設備經常因不同的局部放電特性,導致絕緣礙子劣化。我們對此加以分析研究,以了解電力設備的絕緣狀態,降低設備故障的發生率,防止無預警的停電及其所帶來之損失。以下就絕緣礙子之放電原理作一簡單介紹。

絕緣礙子放電原理
1. 局部放電
局部放電(Partial Discharge),是指絕緣材料內存有微小洞隙(Cavity,或稱空洞)、裂痕或雜質時,受電場影響加速游離,而產生局部區域放電。由於並未構成兩電極間的橋絡(Bridge Over)放電,僅在電極間的一部分形成微小放電,故稱為局部放電或部分放電,通常發生於絕緣體之內部或表面電場強度集中的區域。

依局部放電發生的原因以及位置的不同,一般可分為以下六種形式:②表面放電(Surface Discharges):在絕緣介質表面局部區域,如果出現電場強度超過該區域之絕緣強度時,就可能發生局部放電現象。此種情形可能出現在電纜終端處,也可能出現在導體和絕緣礙子表面彎角處,如圖二所示。

半導體設備絕緣礙子電場模擬
我們藉由有限元(Finite Element)電場模擬,分析絕緣礙子表面電場強度與電通量密度(Electric Flux Density),並進行幾何優化(Optimization),提高沿面電通量密度均勻度,降低閃絡發生機率。其模擬方式說明如下。
1. 絕緣礙子電場分析模型
依離子植入機規格,建立絕緣礙子幾何模型,設定材料性質(介電常數)、邊界條件。邊界條件則包括:高低電壓源、引出電極、接地位置、周圍空間等,如圖六所示。

圖六、半導體設備絕緣礙子電場分析模型
圖六、半導體設備絕緣礙子電場分析模型

4. 模擬結果
首先進行原始設計絕緣礙子之電場分析,如圖九。分析結果顯示,沿XY平面邊緣(路徑1),以及沿YZ平面邊緣(路徑2)之電通量密度分布接近,路徑1之電通量密度略高於路徑2。最大電通量密度集中於底部轉角處;此外,內部齒轉角處,亦有較小的峰值出現。因此,針對此二區域,進行絕緣礙子外型優化。我們選定凹槽深度、內部凸出部分之曲率半徑、底部轉角曲率半徑三參數作為目標函數變量,沿面電通量密度差最小化作為優化標準,模擬結果如下:
① 僅增加絕緣子內部凹槽深度(圖十):電場分析的結果顯示,增加絕緣子內部凹槽深度,對沿面最大電通量密度影響不大,如圖十一。
② 僅增加底部轉角曲率半徑(圖十二):由於最大電通量密度本就集中於底部轉角處,增加底部轉角曲率半徑至…...以上為部分節錄資料,完整內容請見下方附檔。

圖九、原始設計絕緣礙子沿面電通量密度分布
圖九、原始設計絕緣礙子沿面電通量密度分布

作者:陳春弟、邱佑宗/工研院材化所
★本文節錄自「工業材料雜誌」378期,更多資料請見下方附檔。


分享