電磁干擾(EMI)模擬技術簡介

刊登日期:1999/5/5
  • 字級

隨著3C 技術的突飛猛進,電子產品的世代交替迅速,新產品的生命週期大幅縮短,如何在短期內完成新產品的開發,尤其是要符合各國嚴格的電磁干擾/耐受規範要求,是深具挑戰性的工作。在傳統的產品開發流程裏,印刷電路板的電磁干擾(Electromagnetic Interference,EMI)除錯是在產品雛型出來後才開始進行。首先將產品送入EMI 實驗室進行檢測,針對缺點找出對策(如屏蔽、濾波)加以修改,然後再進實驗室驗證。重複這幾個步驟,直到產品符合相關規範的要求為止。如果要做大幅度的修改,例如走線(Trace)重新佈局(Layout)或是更改元件擺放位置,就需重新洗製電路板,不僅耗費人力、物力,更延誤了產品的推出商機。 引進電磁干擾模擬(EMI/EMC Ra-diated Emission Noise Simulation)技術就是為了改善上述的情況。電磁干擾模擬在電路完成設計、元件的選用定案後,即可開始進行。當佈局在進行的時候,電磁干擾模擬所需的元件特性模型(Behavior Model)的建立亦同時進行,一旦佈局完成,就開始對比較可能出問題的信號線進行分析。從分析的結果找出對策,可以馬上回饋給佈局人員或硬體設計者修改,接著再重新分析模擬。待分析結果符合要求後,開始雛型產品的製作,然後再送到EMI 實驗室檢測,此時在EMI 實驗室所需的修改次數與修改的幅度將減少許多,達到減少產品在EMI 修改方面所需耗費的人力、物力及時間的預期目標。
分享
為此篇文章評分

相關廠商