日本ZACROS積極推動低介電接著膜「ZAC-LDC」於AI伺服器等高速通訊需求日益提升之印刷電路板(PCB)的應用。「ZAC-LDC」具備優異的電氣特性與高密著性，藉此將能使用可抑制訊號傳輸損失的無粗化銅箔。
ZACROS的低介電接著膜「ZAC-LDC」可實現低介電玻璃布預浸材料(Prepreg)與無粗化銅箔的高密著結合。一般為了提高密著性，會對銅表面進行粗化處理，產生物理性錨定效應，但也因此造成銅電路表面凹凸不平，進而增加訊號損耗。
目前「ZAC-LDC」推出「C07A02」與「C07A65」兩種類型。其中，「C07A02」的介電常數為2.79、介電損耗為0.0013；「C07A65」的介電常數為2.35、介電損耗為0.0006，顯示出優異的電氣性能。剝離強度方面，「C07A02」為0.65 N/mm，「C07A65」為0.98 N/mm，展現出高度密著性。
接著層的厚度設計逐年變薄，即使膜厚僅3 μm仍可確保高密著信賴性。若僅考慮密著性，「ZAC-LDC」甚至可在厚度0.3 μm的情況下使用。今後ZACROS也計劃進一步拓展至增層薄膜、重配線層等應用領域。