時間：2025/09/17~19、10/21、11/13、11/20

• 字級

■ 主辦單位：三建技術課程

■ 日期時間：2025/9/17(三),09:30-16:30

■ 上課地點：台南+線上直播
■ 報名網址：請點我

一、玻璃基板介紹

       1-4. 面向玻璃中介層（Glass Interposer，GIP）的發展

二、玻璃基板的製造流程

       2-2. 平坦化製程、介面接合製程

       2-3. 在玻璃基板上形成導線導體的方法（如 PVD 等）

三、玻璃基板的應用與相關新興市場

       3-1. 應用於半導體 Chiplet 封裝（AI Chiplet PKG）

       3-2. 應用於 CPO（Co-Packaged Optics）

       3-3. 玻璃基板供應鏈介紹

■ 主辦單位：三建技術課程

■ 日期時間：2025/9/18(四),09:30-16:30

■ 上課地點：台南+線上直播
■ 報名網址：請點我

■ 大綱摘要：

一、Latest device packaging to improve system level performance 

二、Chiplet integration to aggregate different tiny functional chips with different process nodes

三、2.5D/3.5D integration on Si/Organic interposer and use of Si bridge 

四、Fundamentals of basic process technologies for 3D chiplet integration

       4-1 - Logic-on-memory chip stacked SoC using RDL, micro-bumping

       4-2 - TSV, Hybrid bonding (W2W, CoW)

       4-3 - Pitch scaling of 3D chip stacking

■ 主辦單位：三建技術課程

■ 日期時間：2025/9/19(五),09:30-16:30

■ 上課地點：台南+線上直播
■ 報名網址：請點我

■ 大綱摘要：

為了創造符合先進AI開發和HPC要求的系統層級性能，需要將多個接近光罩極限大小的先進元件與十幾個HBM進行大規模積體化。由於該封裝的尺寸超過100mm x 100mm，基於現有300mm晶圓製造的CoWoS（晶圓級封裝）開始顯現生產效率和成本效益的極限，因此對PLP（面板級封裝）製程的高品質開發寄予厚望。然而，由於Organic mold基板的翹曲問題尚未充分解決，因此面板級製程進行大規模積體化仍然困難。

本課題將整理現有PLP的挑戰，並討論引入Glass interposer和Glass substrate的期望與挑戰。

一、Challenges to ensure PLP process integrity for large size AI/HPC modules

       1-1. Warpage issues due to CTE mismatch between EMC and organic interposer materials

       1-2. Advancement in reticle-free direct patterning process on large panel for fine pitch RDL

二、Why glass interposers/substrates are emerging

三、Through glass via (TGV) process

       3-1. 2-step TGV opening process capability

       3-2. Process integration and reliability issues due to thermal stress generated
               in Cu-filled TGV:

            ．Protrusion in Cu-filled TGV, glass cracking, Cu peel-offs at sidewall of TGV and
                at the RDL 

            ．bottom interface on the glass surface, and their related problems.   

四、Future Co-packaged optics integration on glass substrate

■ 主辦單位：三建技術課程

■ 日期時間：2025/10/21(二),13:00-17:00

■ 上課地點：新竹+台南+線上直播
■ 報名網址：請點我

■大綱摘要：

一、半導體市場趨勢：HPC、AI 處理器

二、應用於最先端 Chiplet 封裝的技術趨勢

      2-1. 矽中介層（Silicon Interposer）與 Chiplet 封裝技術

         ．TSMC CoWoS-S

         ．HBM 技術趨勢（HBM4 開發動向）

      2-2. 矽橋（Silicon Bridge）封裝技術

         ．Intel EMIB（規格與製程）

         ．各廠商矽橋技術比較

      2-3. PLP（Panel Level Package）技術

三、光電共封裝（CPO）與 Chiplet 基板技術

      3-1. Photonics 封裝技術趨勢

      3-2. 高分子光導波路（Polymer Waveguide）技術趨勢

      3-3. 無機光導波路（內建於玻璃基板的光導波路）

四、先端 Chiplet 封裝基板的關鍵技術

      4-1. 高階 RDL（Re-Distribution Layer）電鍍技術

      4-2. RDL 鍍填孔（Via Filling）技術

      4-3. RDL 再配線形成技術

■ 主辦單位：三建技術課程

■ 主辦單位：三建技術課程

■ 日期時間：2025/11/20(四),13:30-16:30

■ 上課地點：台南+線上直播
■ 報名網址：請點我

■ 大綱摘要：

前言：關於半導體封裝的基本課題 - 矽與銅間CTE差異的技術挑戰

一、聚醯亞胺薄膜基板材料的製程：結構與成膜製程

二、聚醯亞胺基板的尺寸穩定性：CTE、熱特性控制、不可逆熱變形

三、聚醯亞胺基板的表面特性，高分子薄膜的表面控制技術

四、高耐熱．低CTE聚醯亞胺薄膜的應用：高密度封裝、高頻電路、可撓式顯示器
 

三建技術課程  張小姐
T：02-2536-4647 # 10
E：sumken@sum-ken.com
https://www.sumken.com