複合多重模態原子層沉積製程技術：材料世界網

王慶鈞、王亘黼、董福慶、林士欽 / 工研院機械所

隨著半導體元件製程技術的快速發展，其材料與元件的關鍵尺寸將進入原子等級精準度的要求，尤其在新興記憶體、生醫晶片感測器與3D全固態薄膜鋰電池等電子元件，皆朝向小線寬3D垂直積體電路發展。其中關鍵鍍膜製程設備扮演極為重要之角色，主因在於目前高速高容量記憶體晶片利用濺鍍設備製作薄膜(數百nm)，面臨高深寬比(10:1)、多成分精準度及被覆鍍膜均勻性等困難，亟需高深寬比多成分之保形被覆先進奈米薄膜沉積製程，導入複合式原子層薄膜精密製造技術，以因應高容量、高密度電子元件之需求，以及軟性基板OLED薄膜封裝等光電領域之應用，俾提升生產製造效率與良率。

【內文精選】

複合多重模態薄膜沉積設備

工研院機械與機電系統研究所專利「複合多重模態薄膜沉積設備」(US 9023693B1，如圖三(a)架構簡圖)，於單一共同腔體同時整合ALD技術與電漿輔助化學氣相沉積技術(Plasma-enhanced Chemical Vapor Deposition; PECVD)，達到製作異質膜層於單一腔體設備之目的。除能減少試片樣品於腔體之間轉換的時間，更能降低傳輸移動過程中潛在污染；另外，雙模態設備亦能滿足低溫 (<100˚C)製程要求，並在ALD與PECVD製程中被覆多成分薄膜，適合應用在光電元件、半導體阻障層，以及3D-IC與階梯結構的覆蓋應用(如圖三(b)示意)。原子層沉積技術雖能形成緻密膜層，但由於前驅物分子的活性化學吸附效率，相對需耗費較多製程時間，因此藉由脈衝離散注入控制技術方法(Discrete Feeding Method; DFM)的導入，以提升原子層被覆的鍍膜厚度與速率。本研究展示雙模態設備低溫成膜過程，首先利用電漿輔助化學氣相沉積薄層二氧化矽緩衝層，後續並以原子層沉積於80˚C脈衝離散注入方法，進行平面氧化鋁原子層沉積光學薄膜，進一步藉由薄膜光譜特性、表面特性、結構特性及應力特性等驗證，確認本研究製程符合先進製程光學薄膜應用需求。

圖三、複合多重模態薄膜沉積設備(a)模組系統架構設計圖；(b)所沉積之薄膜SEM縱切影像

離散脈衝注入控制技術

離散脈衝注入(DFM)控制技術，其方法是把前驅物掃除(Purge)的時間，切成較小的時間區間，分批進入腔體產生不連續注入，藉此減少位阻效應並改善鍍膜性質。

以雙向流結合離散脈衝注入控制技術

採行熱解與電漿脈衝場壓調控雙向流(Cross-over)脈衝，結合離散注入控制方法，此雙向流脈衝離散注入控制方法把前驅物注入的時間，切成較小的時間區間，並以上方流入與側向交叉流入不同流向，時序交互開關工作週期脈衝式方法進行前驅物注入匹配。以上方流與側向流分批不連續進入腔體，將過多前驅物與副產物快速掃除乾淨，減少活性位點位阻屏蔽效應問題，以及控制質傳與擴散效應，減少碰撞亂度以增加進入孔洞之準直性，並增加高深寬比孔洞沉積速率與均勻性，藉此改善鍍膜性質，提高膜層緻密性與沉積選擇性。其優勢在於：①鍍率快、②化合物成分化學計量比準、③薄膜緻密(被蝕刻速率慢)、④選擇性高。

ALD反應優化調控與記憶體元件製作

於ALD元件製作部分，以ALD反應優化進行記憶體元件製作，記憶體的基本操作原理是在元件上施加不同寬度和高度的電壓或電流脈衝信號，使相變材料發生物理相態變化，即結晶態(低阻態)和非晶態(高阻態)之間發生可逆相變互相轉換，從而實現訊息的寫入(Write)「1」和擦除(Erase)「0」操作。在記錄操作時，欲由非晶態轉換成結晶態時，即由0轉變為1時，所施予之能量範圍必須介於記憶體之熔點(T_m)以下、結晶溫度(T_c)以上，保持一段時間使其發生結晶，來達到寫入1之效果；反之，欲由1轉變為0時，所需施予之能量範圍必須大於記憶體之T_m以上，使其由結晶狀態轉換成短程有序之液態，然後快速焠火，讓原子來不及成為長程週期排列，維持在非晶態而達到記錄消除之目的。圖十六為資料寫入及擦拭之示意圖，當給予高能量的雷射或脈衝時，因能量所產生相對應之溫度已經超過材料的T_m，促使原子的排列呈現短程有序狀態(非晶態)，在脈衝或雷射消除同時，相當於焠火效果，就不會產生結晶相，使得一般常溫下可以出現非晶態，而達到消除訊號目的 ---以上為部分節錄資料，完整內容請見下方附檔。