特 輯

矽<mark>鍺異質接面雙極性電晶體 之製程技術發展</mark>

陳坤明 財團法人國家實驗研究院 國家奈米元件實驗室 *副研究員*

摘要

矽諸異質接面雙極性電晶體隨著激波特性的改進與元件製造技術的成熟,已逐漸應用 於通訊網路之射頻電路中,又因與CMOS技術間的高度整合性,而成為單一晶片系統 (System-on-a-chip)的解決方案之一。本文將介紹矽鍺異質接面雙極性電晶體的基本 原理,以及元件的基極與集極之設計方法;同時,針對矽鍺磊晶技術整合於矽雙極性 電晶體 製程中的方法與可能遭遇之問題,提出一個簡略的說明;最後討論矽鍺 BiCMOS之製程技術。

關鍵詞

矽鍺(SiGe); 矽鍺異質接面雙極性電晶體(SiGe HBT); 單一晶片系統(System-on-achip); 磊晶技術(Epitaxial Technology)

前言

隨著無線通訊與寬頻網路市場的 快速發展,未來的通訊系統將要求更 高的速度及頻率與更強大的功能性, 並講求質量輕、耗電低及價格低:滿 足這些需求的解決方案之一為將接收 器、發送器及其它處理電路整合於單 一晶片上。因三-五族元件具有高速度 與高操作頻率之優點,目前高頻元件 多利用三-五族材料製作;但其高價 格、低導熱性及較差的機械強度,使 得三-五族元件無法進行積體電路的高 度整合。相反地,傳統低成本的矽元 件因其較差的頻率響應,並不適用於 微波應用,現今矽雙極性電晶體的截 止頻率約為50GHz,已達其極限;若 將矽雙極性電晶體之基極改為矽鍺材 料將可突破此一極限。自西元1987 年,矽鍺異質接面雙極性電晶體(SiGe

<mark>螖</mark>

HBT)被提出以來⁽¹⁾,元件設計與製程 經過不斷的改良,其截止頻率已經超 過200GHz(見圖一)⁽²⁾,西元2002年 IBM公司更於國際電子元件會議 (IEDM)上發表高達350GHz截止頻率的 矽鍺異質接面雙極性電晶體⁽³⁾;因此, 其不僅具有傳統矽元件的低成本及高 度整合性的優勢,並有可和三-五族元 件相提並論的優異特性,相當具有發 展潛力。矽鍺元件自西元1994年開始 商品化後⁽⁴⁾,已有多家通訊業者採取矽 鍺元件技術來設計射頻積體電路,以 矽鍺為材料的BiCMOS技術已逐漸應用 於手機及無線區域網路系統。

本文將針對矽鍺異質接面雙極性 電晶體的設計方法與製程技術作一概 括性的介紹。

元件操作原理與設計方法

矽諸異質接面雙極性電晶體藉由
將諸加入n-p-n矽雙極性電晶體的基極
中來改變電晶體的特性;其中最顯著
之改變為位於p型基極的矽鍺合金之能

隙寬,比位於n型射極與集極區的矽之 能隙寬低,此一能隙之不連續性使仍/ 接面;因此, 矽鍺異質接面雙極性電 晶體的基本物理與傳統的矽雙極性電 a體有著些許差異。圖二所示為典型 的n-p-n型的矽鍺異質接面雙極性電晶 體的能帶圖;對矽雙極性電晶體而 言,當基-射接面順偏時,射極電流包 含了注入基極的電子及回注入射極的 電洞,電子與電洞皆遭遇相同的能 障,其電流增益直接與摻雜濃度有 關。對矽鍺異質接面雙極性電晶體而 言,較低的基極能隙寬降低了注入此 區的電子能障,使在固定偏壓下的注 入電子數增加,而增加集極電流及電 流增益;因此,在元件及電路最佳化 上,異質接面雙極性電晶體擁有更多 的設計空間。矽鍺異質接面雙極性電 晶體的電流增益β可以下式表示:

$$\beta = \frac{N_E W_E D_P}{N_B W_B D_n} \exp\left(\frac{\Delta E_g}{kT}\right)$$
(1)







▲圖二 n-p-n型的矽鍺異質接面雙極性 電晶體在順向操作時的能帶圖



其中N及W為射極與基極的摻雜濃度及 寬度,D_p及D_n分別為電洞及電子的擴 散係數, ΔE_g 為矽/矽鍺能隙差,kT為 熱電壓(≈ 26 meV);可知電流增益隨 ΔE_g 而呈指數增加。這些增加的電流增 益,加上控制磊晶成長較薄的基極寬 度,可分別降低射極與基極的傳渡時 間(Transit Time),提高截止頻率 f_r 。除 $3f_T$ 外,另一項重要的微波元件參數為 最大震盪頻率 f_{max} ,在雙極性電晶體 中, f_{max} 與 f_r 之關係可表為

$$f_{\rm max} = \left(\frac{f_T}{8\pi R_{\rm B} C_{\rm CB}}\right)^{1/2} \tag{2}$$

其中R_B為基極電阻,C_{CB}為集-基電 容。式(2)說明了異質接面雙極性電晶 體的另一優點;在同質接面雙極性電 晶體中,為了降低由基極至射極的回 注電流,基極摻雜濃度必須低於射極 渗雜濃度,從而增加了藉由增加基極 滲雜濃度,從而增加了藉由增加基極 濃度來降低基極電阻的限制;因此, 同質接面元件的f_{max}會被嚴重的受限。 相對地,異質接面雙極性電晶體的基 極可以摻雜比射極還高的濃度,而尚 不至於實際損害其電流增益;因此, 我們可以調高基極濃度來降低基極電 阻及增加f_{max}。

由於矽與鍺的晶格常數分別為 5.43埃與5.65埃,彼此存在~4%的晶格 常數差異,矽鍺磊晶層成長在矽晶片 上時會承受到壓縮張力,此一張力隨 鍺含量及磊晶厚度的增加而增加,最 後會產生差排缺陷來釋放張力;因 此,為了避免差排缺陷的產生,矽鍺 磊晶層的厚度及鍺含量有其臨界值。 在固定單位面積鍺劑量下(即維持相 同磊晶薄膜穩定度), 緒在基極中之分 佈,大約如圖三之幾種方式(5)。其中箱 形分佈(Box Profile)方式, 鍺均匀分佈 於基極中,由於電流增益與射-基接面 邊界的能隙差呈指數關係,所以可以 產生最大的電流增益,也因此通常在 基極摻入高濃度的硼,以降低基極電 **阻**,同時維持適度的電流增益。在三 角形分佈(Triangular Profile)方面, 鍺含 量在射-基接面為0%,隨著基極深度再 線性增加鍺含量,由於在射-基接面邊 界沒有鍺所形成的能隙差,所以其電 流增益低於箱形分佈,但由於電流增 益正比於鍺的分佈梯度,所以其電流 增益仍大於矽雙極性電晶體;另外, 由於鍺含量的漸變分佈,將於基極中 建立漂移電場,加速電子在基極中的 移動,不僅提高f_r,也可以產生較大的 βV_A乘積値(V_A為Early Voltage),非常 適於高速類比應用。最後的梯形分佈 (Trapezoid Profile)則為介於箱形與三角 形分佈的折衷方式。在目前元件製程 中,若採三角形分佈方式, 緒含量由



<mark>,</mark>持

射-基接面的0%變化至集-基接面的 8-15%,是較常使用的方式,其中基極 寬度為50-100奈米。在箱形分佈中,25 奈米厚的基極,可加入高達40%的諸含 量。

元件之基極層形成後,由於後續 高溫製程步驟,將使基極中所含的硼 不可避免地向外擴散,造成砂-矽鍺界 面位於中性基極區中:如此,集-基接 面將形成導電帶位障,使少數載子堆 積於基極區,增加基極傳渡時間,降 低操作頻率。此一異質接面位障效 應,通常可藉由改變鍺分佈來避免,如 事先將砂-矽鍺界面推深入集極區,或是 在砂-矽鍺界面採用鍺含量漸次減少的分 佈方式。另外亦可於基極中加入<1%的 碳來減少硼之擴散,同時碳原子的加入 也會釋放矽鍺薄膜之部分張力,增加薄 膜之穩定度⁶⁰。

在元件製作上,集極摻雜濃度亦 是一項重要的設計參數。當集極摻雜 濃度較淡時,可以獲得較高的崩潰電 壓,但其集-基傳渡時間將會增加,而 降低其高頻特性:因此,低集極摻雜 設計只適用於功率放大器之應用。若 要改善高頻特性,勢必增加集極摻雜 濃度,使之遠大於1×10¹⁷cm⁻³,除了可 以降低集-基傳渡時間外,另一方面也 提高Kirk Effect的起始電流J_K(J_K正比 於集極摻雜濃度),使元件可以操作於 較高的電流密度,進一步提升f_T。然而 對大部分之電路應用,高集極摻雜濃 度亦會造成過高的集-基電容值,因其 會透過Miller Effect增加輸入電容,因 此集極濃度的最佳分佈設計必須同時 調和集-基傳渡時間與内部集-基電 容。至於外部集-基電容的降低,可採 用選擇性離子佈植集極(Selective Ionimplanted Collector; SIC)技術⁽⁷⁾,如圖 四所示,除了可以降低外部集極摻雜 濃度外,同時可維持内部原有之集極 摻雜分佈設計。

元件製程整合

將矽鍺磊晶技術整合於矽製程 時,必須特別注意磊晶前之晶片清 洗,以獲得高品質之矽鍺磊晶層。一 般使用之清洗方法有:(1)化學蝕刻矽 晶表面:(2)高溫烘烤使氧化物脫離矽 表面;(2)高溫烘烤使氧化物脫離矽 表面;(3)將晶片浸泡HF酸液,使晶片 表面覆蓋H-Si保護膜。高溫烘烤方法 普遍被使用於分子束磊晶系統、低壓 化學氣相沉積系統,以及具有高真空 反應腔之磊晶機台等,晶片在經過標 準清洗程序後,先置於反應腔中,在 高溫低壓環境下使自然氧化層氣化而 脫離矽表面,再進行矽鍺之沉積;為



擇性集極離子佈植來提高集極摻雜濃度

特 輯

了加速氧化層之氣化,常於反應腔中 加入電漿或矽烷類氣體。超高真空化 學氣相沉積系統則採用HF酸液處理方 式,晶片在經過標準清洗程序後,先 浸泡HF使晶片表面覆蓋H-Si保護膜來 防止氧化發生,在成長矽鍺前,再利 用高溫程序使氫脫離。

矽諸磊晶層的厚度及諸含量在特 定臨界値以下時,即使矽與矽諸間存 有晶格常數差異,仍能使矽諸薄膜維 持穩定;此意謂矽諸薄膜可以承受較 高溫的製程,而不會產生差排缺陷; 因此,矽諸元件製程可以沿用傳統矽 雙極性電晶體之標準製程。另外,當 諸含量稍微超過其臨界限制値時,矽 諸薄膜並不會立刻產生差排缺陷,而 保持一種半穩定性;此時元件磊晶後 之熱預算必須降低以避兒差排缺陷產 生,所以元件不能沿用傳統矽雙極性 電晶體之標準製程。

矽鍺異質接面雙極性電晶體依其 磊晶步驟在元件製作流程中之位置, 可分為如圖五之三類結構^{(8)。}毯覆式磊 晶(Blanket Epitaxy)的晶片清洗步驟與

磊晶製程較為簡單,但其元件隔離方 式多採用基台(Mesa)結構,無法與互補 式金氧半場效電晶體(CMOS)製程整 合。差別式磊晶(Differential Epitaxy)之 磊晶步驟在氧化隔離層完成後進行, 於主動區成長單晶,於氧化區成長複 品,其晶片之清洗步驟與磊晶製程較 毯覆式磊晶複雜;然因其可以與CMOS 製程整合,製程又較選擇性磊晶簡 **單**,所以常用於矽鍺電晶體之製作; 但其缺點為後續之基極連線與射極圖 案無法使用自動對準製程,以減少外 部雜散效應。選擇性磊晶(Selective Epitaxy)將基極層選擇性成長於事先開 好之射極窗口,可以使用自動對準製 程;然而,選擇性磊晶成長會遭遇嚴 重的負載效應,即沉積速率隨晶片上 之圖案密度而改變,意謂著不同的電 路佈局設計,其磊晶參數必須重新調 整;再者,選擇性製程較不易控制, 且容易形成空洞與較差的基極接觸。

矽鍺BiCMOS製程

BiCMOS射頻積體電路一向是矽



▲圖五 將矽鍺磊晶技術整合於元件製程之三種基本方法

, 皆

射頻積體電路的發展重點。為了同時 兼顧矽雙極性電晶體的高頻特性及互 補式金氧半場效電晶體的高度積體化 (High Level Integration)二種優點, BiCMOS技術即在這種想法下產生,然 而其所需之高頻特性,仍是由矽雙極 性電晶體所提供。相較於互補式金氧 半場效電晶體的射頻積體電路而言, 由於矽雙極性電晶體本來即為射頻積 體電路技術發展的一大主流,因此 BiCMOS射頻積體電路技術較為成熟。 而SiGe BiCMOS利用矽諸磊晶層取代 矽雙極性電晶體中的基極材料,而衍 生為矽鍺異質接面雙極性電晶體,大 幅提昇了矽雙極性電晶體的高頻特 性。

由於矽鍺異質接面雙極性電晶體 與矽CMOS之製程相容,使其易於整 合在一起,如圖六所示,相較於三-五 族元件技術,此為矽鍺元件技術的一 項重要優點。矽鍺BiCMOS的結構與 製程流程設計必須特別注意,以避冤 矽鍺元件性能的退化,或是影響到 CMOS元件應有之特性。一般製作矽鍺 BiCMOS有兩種整合方法:Base-During-Gate及Base-After-Gate⁽⁹⁾。在 Base-During-Gate整合方法上,為了降 低結構之複雜度,雙極性電晶體的基 極複晶部分與場效電晶體的閘極會同 時被圖案化,所以矽鍺磊晶基極將承 受場效電晶體的Spacer及源/汲極活化 製程的熱循環(Thermal Cycle),而加寬 基極的硼分佈;當製程技術微縮化 時,由於CMOS製程熱循環的增加, 使此法不可避免地將產生許多問題。 相反地,Base-After-Gate整合方法则是 將雙極性電晶體製程模組自CMOS熱 循環中分離開;如圖七所示,雙極性 電晶體的基極與射極結構,建立於場 效電晶體的單極完成之後,因此可以 減少雙極性電晶體的熱循環,而不需 要修改既存的CMOS元件,雙極性電 晶體與CMOS之間唯一共有的熱循環為 射極的退火處理;但由於雙極性電晶 體層會沉積於CMOS元件上方,必須加 以去除,因而增加製程之複雜度。



▲圖六 SiGe BiCMOS之剖面圖



結語

 砂諸異質接面雙極性 電晶體在經過近二十年之 研究發展後,其技術已愈 趨成熟,並在無線通訊、 光纖通訊及寬頻網路市場 中逐漸佔有一席之地。由 於砂緒元件之低崩潰電 壓,目前射頻電路系統中 的功率放大器仍以三-五族 元件為主;然而,隨著矽 諸元件之功率特性與崩潰 電壓的改進,未來取代

三-五族元件,成為功率放大器之主要 元件,並非為不可能之任務,如此才 能真正達到單一晶片系統之目標。雖 然在無線網路通訊上,矽鍺元件挾其 低成本之優勢,嚴重威脅著三-五族元 件的地位;但是CMOS技術在微波應 用方面的快速進展,同樣亦威脅著矽 鍺元件;因此唯有改善矽鍺元件的高 消耗功率之缺點,方能持續保有相當 之競爭力。

參考文獻

- S.S. Iyer, G.L. Patton, S.L. Delage, S. Tiwari and J.M.C. Stork, "Silicon-germanium base heterojunction bipolar transistors by molecular beam epitaxy," in IEDM Tech. Dig., Dec. 1987, pp. 874-876.
- D.L. Harame et. al., "A look into the future for SiGe HBTs," 2003 Intl. Symp. Compound Semiconductor, 2003, pp. 207-208.
- 3. J.-S. Rieh, "SiGe HBTs with cut-off frequency of 350 GHz," in IEDM Tech. Dig., Dec. 2002, pp. 771-774.



▲圖七 IBM公司的BiCMOS 6HP製程流程圖⁽⁹⁾

- 4. D.L. Harame et. al., "A 200mm SiGe-HBT technology for wireless and mixed signal applications," in IEDM Tech. Dig., Dec. 1994, pp. 437-440.
- 5. D.L. Harame, J.H. Comfort, J.D. Cressler, E.F. Crabbe, J.Y.-C. Sun, B.S. Meyerson, and T. Tice, "Si/SiGe epitaxial-base transistors part I: materials, physics, and circuits," IEEE Trans. Electron Devices, vol. 42, no. 3, pp. 455-468, March 1995.
- D. Knoll, B. Heinemann, K.-E. Ehwald, B. Tillack, P. Schley, H.J. Osten, "Comparison of SiGe and SiGe:C heterojunction bipolar transistors," Thin Solid Films, vol. 369, pp. 342-346, 2000.
- M. Kondo, K.Oda, E. Ohue, H. Shimamoto, M. Tanabe, T. Onai, and K. Washio, "Ultra-lowpower and high-speed SiGe base bipolar transistors for wireless telecommunication systems," IEEE Trans. Electron Devices, vol. 45, no. 6, pp. 1287-1294, June 1998.
- D. Behammer, J.N. Albers, U. Konig, D. Temmler, and D. Knoll, "Si/SiGe HBTs for application in low power ICs," Solid-State Electronics, vol. 39, no. 4, pp. 471-480, 1996.
- 9. S.A.St. Onge et. al., "A 0.24 μ m SiGe BiCMOS mixed-signal RF production technology featuring a 47 GHz f_t HBT and 0.18 μ m L_{eff} CMOS," in Proc. IEEE BCTM, 1999, pp. 117-120.