

奈米電子元件

張鼎張* 顏碩廷** 劉柏村*** *國立中山大學物理系 / 國家奈米元件實驗室 教授 **國立交通大學電子所 / 鴻海科技公司 博士 ***國立交通大學顯示科技所 / 國家奈米元件實驗室 副教授

摘要

資訊的獲取、放大、儲存、處理、傳輸、轉換、顯示等,任何一樣都離不開電子元 件, 溦電子元件技術早已經成為人類主要經濟的命脈。至於奈米電子元件未來的發 展,將以更小且更快為目標:「更小」是指進一步提高晶片中電子元件的積集度, 「更快」是實現更高的資訊運算和處理速度。在奈米電子元件的發展中,與現有積體 電路製程的相容性,已成為能否成功開發出奈米電子元件的重要因素。本文針對目前 較被廣泛研究的三種奈米電子元件: 奈米尺度金氧半場效電晶體(Nano-scale MOSFET)、奈米晶體非揮發性記憶體元件(Nano-crystal Nonvolatile Memory Device)及單電子電晶體(Single Electron Transistor; SET)作一簡要的敘述。

關鍵詞

奈米尺度金氧半場效電晶體(Nano-scale MOSFET)、奈米晶體非揮發性記憶體元件 (Nano-crystal Nonvolatile Memory Device)、單電子電晶體(Single Electron Transistor; SET)

近年來,全世界「奈米科技」學 術研究盛行,希望能藉此發展出一個 新世代的產業革命。政府也藉由「兩 兆雙星」口號以及大型研究計畫的推 動,極力發展奈米科技成為國内產業 的另一股競爭力。其實早在50年代末 期,著名的諾貝爾物理學獎得主費曼 (Feynman)博士就已經預言,當人類能 在原子尺寸上進行操縱時,將得到其 大量獨特的性質,並能夠做出許多與 現在不同的事情;如果能夠在原子和 分子尺度上製造材料和元件,就會有 許多令人振奮的嶄新發現⁽¹⁾。費曼當年 的預言就已經充滿了對奈米電子元件

<mark>,</mark>特

到來的美好憧憬!身為奈米技術中最 重要一個分支領域的奈米電子元件 (Nano-Electronic Devices) 技術, 是微 電子元件(Micro-electronic Devices)技 術向更小尺寸發展的直接結果,尤其 是在資訊社會中,電子元件的應用顯 得越來越重要,從資訊的獲取、放 大、儲存、處理、傳輸、轉換、顯示 等,任何一樣都離不開電子元件,微 電子元件技術早已經成為人類主要經 濟的命脈。至於奈米電子元件未來的 發展,將以更小且更快為目標:「更小」 是指進一步提高晶片中電子元件的積 集度,「更快」是實現更高的資訊運 算和處理速度。在奈米電子元件的發 展中,與現有積體電路製程的相容 性,已成為能否成功開發出奈米電子 元件的重要因素。本文針對目前較被 廣泛研究的三種奈米電子元件:奈米 尺度金氧半場效電晶體(Nano-scale MOSFET)、奈米晶體非揮發性記憶體 元件(Nano-crystal Nonvolatile Memory Device)及單電子電晶體(Single Electron Transistor; SET)作一簡要的敘述。

奈米尺度全氧半場效電晶體

微電子工業的進展不僅在台灣被 視為經濟發展的指標,在全世界更是 絶大多數高科技產業進展的依據。圖 一為電子工業在全世界經濟所佔的比 重。圖中顯示,在90年代中期之後, 電子工業已經超越汽車工業的營收, 成為二十一世紀最重要的經濟發展領 導者角色。綜觀現今的科技發展,諸 如各式各樣的可攜帶式電子產品,無 不以輕、薄、短、小作為產品開發的 方向。自從西元1965年以來,Intel的摩 爾(Moore)博士即提出了著名的摩爾定 律(Moore's Law):約每18個月,晶片 上的電晶體數目會加倍⁽²⁾。圖二即為摩 爾定律的數據佐證。Intel在近三十年來 的技術發展,幾乎完全依循摩爾定 律,全世界各大半導體廠,也都以摩 爾定律作為推動技術發展的驅動力, 甚至想要超越摩爾定律。

自積體電路以及場效電晶體發明 以後,元件的縮小化一直是技術發展 的趨勢與重點。電子元件尺寸的縮小 可以加速電路運作的速度,更可以使



特 輯

元件的積集度提昇,進而造就新興電 子相關產業的榮景。圖三(a)為金氧半 場效電晶體(Metal-Oxide-Semiconductor Field Effect Transistor; MOSFET)的剖面結構圖,在閘極氧化 層(Gate Oxide)下方,源極(Source)和汲 極(Drain)之間的基板表面,稱為此場 效電晶體的通道(Channel)。當電晶體 的閘極(Gate)長度和寬度相繼縮小之 後, 閳極氧化層也必須隨之變薄, 以 增強閘極控制通道的能力。至於跟隨 尺度微縮而來的元件短通道效應,也 必須設法將其影響降到最低。圖三(b) 為金氧半場效電晶體在導通狀態下的 汲極電流(I_D)-汲極電壓(V_D)特性圖,V_T 為電晶體的起始電壓。圖中亦顯示了 不同的閘極電壓(V_c)對汲極電流的影 響。當閘極電壓大於起始電壓時,此 電晶體即為導通狀態(Turn On);當汲 極電壓很小時,電晶體的導通狀態是 屬於線性區域(Linear Region)。然而, 當汲極電壓逐漸增大之後,電晶體的 導通狀態會逐漸進入飽和區域,此時 汲極電流呈飽和狀態。圖三(c)為長通 道的場效電晶體在不同汲極電壓下 (10V或0.1V)的I_D-V_G特性圖,圖中亦顯 示了在不同基板電壓(V_{BS})下的I_D-V_G變 化。當閘極電壓小於起始電壓(V_x)時, 電晶體是屬於關閉的狀態(Off),此時 不論汲極電壓為10伏或0.1伏,汲極電 流特性曲線應該是重疊的,亦即在電 晶體關閉的狀態下,汲極電流不應受 到汲極電壓的影響。但當元件尺寸逐 漸變小之後,短通道效應逐漸顯現,



▲圖三 (a)金氧半場效電晶體剖面結構 圖;(b)金氧半場效電晶體在導通狀態下 的汲極電流(I_p)-汲極電壓(V_p)特性圖; (c)長通道的場效電晶體在不同汲極電壓 下(10V或0.1V)的I_p-V_c特性圖

在電晶體關閉的狀態下,汲極電流開 始受到汲極電壓的影響而變化,即汲 極電流與汲極電壓相關(Dependent), 嚴重者甚至此電晶體無法正常執行開 關的功能。



-、微影系統(Photo-lithography)

微影製程的目的是為了在積體電路製程中,定義出更微小且更精準的圖樣(Pattern)。光學微影系統從過去的G-line(436nm)、I-line(365nm)一直發展到目前仍用在量產上的深紫外光(DeepUV, DUV, 248、193nm),除了光源波長的演進之外,微影製程技術更是推動元件微縮化的一大推手。圖五為積體電路定義線寬(Line Width)與所需的光源波長時程圖。為了製作線寬小於90奈米的場效電晶體元件,現有的微影技術已經無法完全滿足半導體產業的需求,因此尋找並發展下一個世代的主流微影技術已刻不容緩。

當微影技術邁入奈米世代,出現 了三種備受矚目的主流方案:真空紫 外光微影技術(VUV,157nm)、極紫外 光微影技術(EUV,13nm)以及投射式電 子束微影(E-beam Lithography)^{(3)。}在 193奈米的深紫外光微影世代之後,真 空紫外光已經在快速的發展當中,其 應用範圍之目標主要是定在線寬介於 65到90奈米之間的技術,光源採用氟 氣(F₂)的準分子雷射,活性氣體的種類





▲圖四 金氧半場效電晶體元件發展的 趨勢圖

圖四為金氧半場效電晶體元件發 展的趨勢圖。圓點為原本預期的技術 節點(Technology Node)發展趨勢準則 (Roadmap),方點為實際上的進步成 果,顯示目前各大半導體廠皆以超越技 術準則為目標。此處所謂的技術節點, 指的是金氧半場效電晶體通道的長度。 圖四中更顯示嚴重急性呼吸道症候群 (SARS)病毒尺寸大小的相關位置,跟 目前的半導體技術所能達到的尺度相 比,其尺寸明顯大了許多。西元2002年 全世界有許多半導體大廠,紛紛宣佈將 進入90奈米技術節點的量產,等於是 宣告奈米電子世代的到來。然而,在 逐漸逼近奈米尺寸物理極限的過程 中,如何提昇元件的性能並延續摩爾 定律,是值得重視的一大課題。藉由 近年來的技術發展趨勢來看,新元件 結構的開發以及新材料的應用,將是 奈米電子世代最重要的策略之一。 下 文將針對奈米尺度金氧半場效電晶體 的微縮化所遭遇到的問題,以及相關 應變的技術開發,做一簡述。



為激發態氟分子,輻射出的紫外光為 波長約157奈米的真空紫外光。當波長 短到157奈米或以下時,各種材質在短 波長下都屬於高吸收狀態,容易吸收 雷射光源的能量,因此首先必須尋找 可讓157奈米或以下的雷射光穿透的材 質,用來製作光學鏡片。至於在微影 鍍膜的介電質應用上,必須增加抗反 射與高反射的設計。抗反射的設計是 為了消除鬼影以及增加產能;高反射 則是為了增加對光束的操控性。

極紫外光(EUV)微影系統所採用 的光源波長為13 奈米,如此短的波 長,幾乎所有物質都會吸收,因此不 能採用傳統穿透式的光學系統,必須 改用反射式。此外,極紫外光微影系 統的光罩亦為反射式。圖六為極紫外 光微影系統簡單示意圖。

投射式電子束微影系統最大的優點就是可製作高解析度、小線寬之任 意圖樣,但需要花費較長的時間執行 曝光動作,複雜的圖樣往往需要數個 小時才能完成曝光。為了解決曝光耗 時的問題,必須研發出高解析度與長 聚焦深度的投射式電子束微影步進機 系統,利用掃描的方式進行曝光,以



▲圖六 極紫外光微影系統簡單示意圖

增加產能。此外,光阻的開發、曝光 劑量的均匀性、曝候烤條件等,亦是 影響電子束微影製程的重要因素。

微電子工業的發展日新月異,先 進的製程技術不斷地在研發當中,當 微影技術能夠從90奈米進展至60奈米 以下的世代時,積體電路晶片的積集 度將因而急速的上升。

二、金氧半場效電晶體微縮化 (MOSFET Miniaturization)

為了增進元件的性能並提高晶片 中電晶體的積集度,電子元件的微縮 化已成為必然的趨勢。如圖三所示, 一個金氧半場效電晶體需具備閘極、 源極、汲極以及作為絶緣的閘極氧 化層等基本單元。式(1)為場效電晶 體操作時,元件參數之間的關係^{(4)。}

$$I_{\rm D} \propto \frac{C_{\rm ox} \cdot \mu}{L} \tag{1}$$

其中I_D為汲極電流、C_{ox}為閘極氧化層 電容、μ為傳輸載子的移動率、L為通 道長度。為了提高汲極電流、維持電 晶體良好性能(Performance),可以藉由

> 縮小通道長度、增加閘極氧化 層電容和增加傳輸載子移動率 (Mo-bility)來著手改善。通道 長度的縮小與積體電路之微影 製程所能定義的最小閘極長度 有關,然而,電晶體元件的微 縮並不能夠只單方面縮短通道 長度而其餘不變,必須配合閘

持

極氧化層變薄,如此才能改善閘極的 開關控制能力,減少短通道效應(Short Channel Effect)的不良影響。使閘極氧 化層變薄亦即增加閘極氧化層電容。 隨著通道的微縮,閘極氧化層薄至數 個奈米時,用來絶緣的閘極氧化層漏 電卻開始變得嚴重,進而使電晶體性 能受到損害。式(2)為平行板電容值的 基本公式。

$$C = \varepsilon_0 \varepsilon_r \frac{A}{d}$$
 (2)

ε。為真空介電常數(為一常數値),ε, 為相對介電常數(即所謂的k値),d為 平行板間介電質的厚度,A為平行板面 積,傳統所使用的閘極氧化層為二氧 化矽(SiO₂),其相對介電常數(k値) 約為3.9。由式(2)可知,當閘極氧化層 的電容、平行板的面積維持一定時, 所使用的氧化層或介電層之介電常數 與厚度呈正比。即在一定的電容下, 可使用較厚的高介電常數介電層用來 作為閘極氧化層,如此一來便可以解 決傳統二氧化矽變薄的漏電問題。表 一為目前成為研究主流的高介電常數 介電質。

高介電常數介電質在閘極氧化層 的使用上,並非如預期般順利。除了 介電質漏電的考量之外,高介電常數

N/O Stack

5-6

Material

Dielectric

Constant (k)

介電質與通道的介面,對傳輸載子移 動率降低的不良影響,亦是亟需克服 的重點之一。因此目前高介電常數介 電質的主要研究方向,為尋找並發展 出最佳的沉積方式,而已逐漸在量產 上出現的高介電常數閘極氧化層為含 氮氧化矽(Oxynitride)以及氮化矽/氧化 矽堆疊(N/O Stack)。圖七為台灣積體 電路公司(TSMC)2003年在IEEE超大型 積體電路(VLSI)國際研討會上發表的 數據。圖七(a)為閘極堆疊結構的穿透 式電子顯微鏡(TEM)照片,閘極介電層 為超薄氮化砂/氧化砂堆疊,閘極為多 晶砂(Poly-Si),基板為單晶砂晶片,閘 極介電層的實際厚度(Physical Thickness)約為1.69奈米,換算成等效氧化層 厚度(Equivalent Oxide Thickness; EOT) 約為1.4奈米。圖七(b)為氮化砂/氧化砂 堆疊與傳統熱氧化二氧化矽、含氮氧化 矽之間極漏電流比較圖。由圖中可知, 在相同的等效氧化層厚度下,氮化砂/ 氧化矽堆疊的漏電比傳統熱氧化二氧化 矽低約50倍;在相同的漏電下,氮化矽 /氧化矽堆疊可沉積比傳統二氧化矽薄 約0.3 奈米的等效氧化層厚度。然而此 處氮化砂/氧化砂堆疊所採用的沉積方 式為原子層沉積(Atomic Layer Deposition; ALD),在薄膜的沉積上頗為費 時,實為量產所需克服的一大問題。

Lanthanide

Oxides

 (CeO_2, La_2O_3)

15-30

為了提高 汲極電流,由 式(1)可知另一 種方式為提高 傳輸載子的移

表一 目前爲研究主流的高介電常數介電質及其介電常數值

HfSi_vO_v

HfAl_vO_v

HfSi_xO_vN_z

10-15

ZrO, `

HfO₂

20-30

http://w	ww.mat	erialsne	t.com.tw	/

 Al_2O_3

8-9





▲圖七 台積電在2003年IEEE VLSI國際研討會上發表的高介電 常數介電質資料

動率。目前在奈米尺度金氧半場效電 晶體中,所採用的方式為利用應變矽 (Strained Si)作為載子傳輸的通道,減 少能帶與能帶間的散射(Inter-Valley Scattering),以提高載子傳輸的移動 率。圖八為2002年Intel在IEEE國際電 子元件研討會(IEDM)所發表的元件結 構TEM照片。Intel利用90奈米世代的 積體電路技術,製作出通道長度約50 奈米的應變矽金氧半場效電晶體 (Strained Si MOSFET)。其中閘極氧化 層仍沿用二氧化矽,厚度只有1.2奈



▲圖八 2002年Intel在IEEE國際電子元 件研討會所發表的元件結構TEM照片

的驅動電流,由於電子以及電洞的移動率在應變矽的通道中皆同時增快,因此N型和P型金氧半場效電晶體元件的性能皆得到改善,且製程成本只增加約不到2%。

三、新世代奈米電子元件結構

縮短通道長度說明了發展精密微 影技術的必要性,然而其所衍生出來 的短通道效應的控制卻是一大問題。 當通道越來越小、閘極氧化層厚度越 來越接近物理極限的時候,漏電的問 題直接影響到場效電晶體的操作,尤 其是當通道長度小於50奈米之後,可 能就必須發展新的元件結構來因應, 以克服短通道效應。傳統的結構如圖 三所示,元件的通道層(Channel Layer) 位於基板的表面,由於在製造上較為 容易且具有非常成熟的製程整合技 術,預測到了65奈米技術節點(最小 通道長度約可達到30奈米,2007年), 仍可以維持其主流的地位。但若再繼

<mark>,</mark>特

續發展下去,主要的問題便在於短通 道效應的控制,也就是當通道很短 時,便會出現漏電流難以關閉的問 題。當場效電晶體元件持續縮小尺 寸,致基板内的源極和汲極區域非常 接近,容易造成空乏區貫穿(Punchthrough)或直接漏電,使漏電流經由基 板體内(Bulk)的路徑流通,致使電晶 體失去對電流的控制能力。針對這 些問題所發展的基本對策,包括採用 超淺接面(Ultra Shallow Junction)源/汲 極、局部高濃度基板摻雜(Halo Doping or Pocket Doping)的設計,及減少閘極 氧化層厚度等(5)。部分大半導體廠已宣 稱可以利用最佳化相關的製程參數, 製造出通道長度20奈米的電晶體元 件,雖然由電性的資料顯示,電晶體 可以執行開闢的功能,但與2001年國 際半導體技術準則(ITRS)所規劃的應用 規格相比,仍有許多差距需要趕上。

長久以來,絶緣層上砂(Silicon on Insulator; SOI)基板一直為高性能場效 電晶體以及解決短通道效應的主要研 究方向,但在實際量產上卻是不夠蓬 勃,一直到最近的超薄本體絶緣層上 矽(Ultra Thin Body SOI; UTB SOI),才 開始出現明顯的進展。對於奈米尺度 金氧半場效電晶體而言,主要的焦點 集中在厚度小於20奈米的超薄本體絶 緣層上砂,因為本體矽層下方的絶緣 層(二氧化矽)阻絶了大多數的漏電 問題,短通道效應可以藉此得到舒 緩。圖九為建構於超薄本體絶緣層上 矽基板上電晶體元件剖面圖。超薄本

體絶緣層上矽的下埋氧化層(Buried Oxide: BOX)可以阻絶源極與汲極之間 的漏電流,同時當絶緣層上矽表面的 **矽層厚度減少後,接面深度亦同時變** 薄,使得閘極控制能力增加,短通道 效應的控制得到改善。根據理論分 析,若要有效控制短通道效應,絶緣 層上矽層的厚度不應超過通道長度的 三分之一⁽⁶⁾。圖十為IBM公司在2002年 IEEE國際電子元件研討會中(IEDM), 所發表的超薄本體絶緣層上矽之電晶 體元件結構與特性。圖十(a)為場效電 品體的穿透式電子顯微鏡照片,其中 利用超薄本體絶緣層上矽作為基板, 製作出閘極長度6奈米、閘極氧化層之 等效氧化層厚度約為1.2奈米、絶緣層 上矽層厚度約為7奈米的P型金氧半場 效電晶體(PMOSFET),這是目前世界 上最小尺寸的電晶體,此元件同時採 用昇起式源/汲極(Raised Source/Drain) 以及鈷自我對準金屬矽化物(Co Salicide)製程。圖十(b)為此電晶體元件的 電流-電壓特性圖,在如此小的尺寸 下,雖仍可執行開關的動作,但短通 道效應依舊無法完全冤除。



▲圖九 建構於超薄本體絕緣層上矽基 板上電晶體元件剖面圖





發表的超薄本體絕緣層上矽之電晶體元件結構與特性



超薄本體絶緣層上矽技術被視為 是當前一波發展主流,它使得元件的 尺寸得以繼續微縮下去,只不過製程 上的問題會損害到驅動電流,因此仍 需再進一步研發出更具潛力的結構, 目前以雙閘極(Double Gate)場效電晶體 最受重視。圖十二顯示超薄本體絶緣 層上矽與雙閘極絶緣層上矽的電場示 意圖。圖十二(a)顯示超薄本體絶緣層 上矽元件的汲極電場,仍會穿過下埋 氧化層而到達源極或通道區,引發短 通道效應;至於圖十二(b)雙閘極絶緣 層上矽元件,由於具有導電性的下閘 極可以遮蔽汲極發散的電場,改善短



24 電子與材料雜誌 第 24 期



▲圖十二 超薄本體絕緣層上矽與雙閘極絕緣層上矽的 電場示意圖

通道效應,亦即可以增進閘極的控制 能力,且毋須大幅減少閘極氧化層的 厚度,克服閘極漏電問題。另外由理 論分析指出,在相同的通道長度下, 雙閘極絶緣層上矽元件的通道厚度, 可為超薄本體絕緣層上矽元件的兩倍, 因而可以減少量子效應的不良影響,並 且降低源/汲極區域的寄生電阻⁽⁶⁾。

雙閘極場效電晶體如今已逐漸引 起另一股研究風潮,然而發展的最大 困難是製程上的複雜度。基本上雙閘 極元件屬於立體的製程結構,傳統平 面式結構的生產技術不易支援及克服 立體結構雙閘極元件的困難度,在目 前多種雙閘極元件的結構中,以圖十 三所示之結構最受矚目。此結構元件

的通道層為絶緣層 上矽,導通時電流

與晶圓面向平行,

閘極呈左右對稱夾

住通道,使得通道

的左右兩端皆受到

閘極的控制。由於

通道為一突起的鰭 (Fin)狀,因此此類 電晶體元件又稱為鰭狀 電晶體(FinFET)。圖十 三(a)為典型FinFET的俯 視圖,通道長度由跨越 的閘極決定。圖十三 (b)為FinFET的頂視 圖。FinFET的鰭狀通道 層厚度和高度的大小會 直接影響到元件的特 輯

性:當厚度太厚時,源/汲極之間的漏 電流易由中間的區域流通,使得短通 道效應的抑制變差;厚度若是太薄, 則量子效應和寄生電阻會影響到元件 操作特性。一般來說,最佳的厚度大 約為通道長度的2/3左右為宜。就高度 而言,越高則導通電流可以較大,但 在製程上相對比較困難,一般要求要 低於或接近50奈米,如此一來便可以 視為接近平面式(Quasi-planar)的結構, 以傳統現有的製程技術和設備便可以 完成,在量產上的潛力是令人期待 的。

在近幾年的國際研討會上, FinFET元件的研究成果逐漸顯現出 來。圖十四為Intel在2003年超大型積體



▲圖十三 FinFET元件結構(a)典型的俯視圖;(b)頂視圖

特 輯



Display)為主流。 依據Display Search 預估,2005年顯示 器市場需求將達 441億美元。而我 國MIC調查2001年 台灣TFT-LCD全球 產 値 比 例 超 過 20%,達新台幣

▲圖十四 Intel在2003年超大型積體電路國際研討會上所發 表的三閘極FinFET

電路國際研討會上所發表的三閘極 (Tri-gate)FinFET。傳統的雙閘極 FinFET,在Fin的本體上需要一層氧化 矽或氮化砂作為硬質罩幕(Hard Mask),以改良蝕刻的控制性。然而以 目前蝕刻矽Fin的成熟技術來看,並不 一定要硬質罩幕就可以實現,因此Intel 2003年的三閘極FinFET應是預期中的 產物。圖十四(a)為此場效電晶體的示 意圖,圖十四(b)為實際的電子顯微鏡 照片,照片中顯示此電晶體具有多條 Fin,得以提高驅動電流。由於通道的 矽Fin受到三面的閘極控制,減少Fin本 體中間的漏電流區域,Fin的寬度有較 大的選擇空間。三閘極FinFET比雙閘 極FinFET更具有抑制短通道效應的能 力,在奈米級半導體元件領域内有很 大的發展空間, Intel預計在2007年以後 正式投入量產。

四、奈米元件在平面顯示器之應用

在兩兆雙星中,另一個重要的角 色為平面顯示器的發展。目前發展中 的平面顯示器以液晶平面顯示器(LCD 1,196億元,若再加上我國已佔優勢的 STN-LCD產值,合計已超過新台幣 1,500億元。在我國已投入3000億新台 幣於此產業的同時,如何強化及維繫 LCD產業在競爭中贏得優勢,當務之 急便是關鍵零組件供應材料之低成本 化及提昇產品自主技術創新應用的開 發能力。

在當前的液晶螢幕顯示器控制電 路中,以主動式陣列(Active Matrix)最 受重視。主動式陣列以薄膜電晶體 (Thin Film Transistor; TFT)作為控制液 晶顯示亮或暗的開關,即所謂TFT-LCD。對於液晶平面顯示器而言,薄 膜電晶體是製作於玻璃上的,其結構 非常類似先前提到的絶緣層上砂(SOI) 高性能金氧半場效電晶體。薄膜電晶 體的操作速度會直接影響到液晶顯示 器的運作,目前使用的薄膜電晶體主 要分為非晶砂薄膜電晶體(a-Si TFT)及 多晶砂薄膜電晶體(Poly-Si TFT)兩種, 由於多晶砂薄膜電晶體具有相對較高 的電子遷移率(Electron Mobility),操作 速度遠比非晶砂薄膜電晶體快得多, 唯其受限於均匀性的問題,目前用在



通道多晶砂薄膜電晶體,短通道效應 已獲得改善,具有長通道場效電晶體 的飽和區域。圖十六(b)為該電晶體 的次臨限電晶體特性。其中可觀察 到高效能多重奈米線通道多晶砂薄 膜電晶體具有較佳的次臨限擺幅(Subthreshold Swing),是為一較高速的多晶 矽薄膜電晶體開關。針對未來的奈米 尺度薄膜電晶體而言,元件的操作速 度以及均匀性將是主要的研究重點。

五、奈米尺度金氧半場效電晶體元件 未來的挑戰

當元件尺寸越來越小之後,無可 避冤地會逐漸遭遇到短通道效應,漏 電問題也會變得愈來愈重要。電晶體 元件必須先克服在小尺寸下的漏電流 問題,才能確保電晶體的正常開關操 作。另外在電晶體特性的均匀度方 面,尤其是各個電晶體之起始電壓 (Threshold Voltage)的均匀性,必須在 製程上尋求製程參數均匀性的突破,

液晶顯示器量產上的薄膜電晶體,仍 以非晶矽薄膜電晶體為主。針對未來 平面顯示器的發展,將系統整合在同 一個面板上(System on Panel)已是不可 避免的趨勢,因此高效能、高速的薄 膜電晶體,例如多晶砂薄膜電晶體, 正刻不容緩的在發展當中。如同積體 電路工業金氧半場效電晶體的發展, 將薄膜電晶體的尺度微縮化是開發高 效能薄膜電晶體的一個必要路徑。然 而隨著尺度的縮小,薄膜電晶體元件 的短通道效應也必然會顯現出來。為 了改善薄膜電晶體的短通道效應,吾 人提出了一種具有高效能的多重奈米 線通道的多晶矽薄膜電晶體®。圖十五 (a)為掃描式電子顯微鏡(SEM)的俯視 圖。每一個奈米線通道多晶矽薄膜電 晶體,其通道長度皆為0.5μm,通道寬 度為67奈米,實為奈米尺度的薄膜電 晶體。圖十五(b)為多晶矽晶粒的電子 顯微鏡圖。圖十六(a)為高效能多重奈 米線通道多晶砂薄膜電晶體的輸出特 性,由圖中可知,相較於傳統的單一



▲圖十五 (a)奈米線通道多晶矽薄膜電晶體掃描式電子 顯微鏡(SEM)的俯視圖:(b)多晶矽晶粒(Grain)的電子顯 微鏡圖





▲圖十六 高效能多重奈米線通道多晶 矽薄膜電晶體的(a)輸出特性;(b)次臨限 電晶體特性

積體電路製程越來越進步,如何把元 件做得更小、性能更好,並降低成 本,將是這一個產業能否再向上提昇 的重大關鍵。

奈米晶體非揮發性記憶體 元件

近年來,攜帶式電子產品大行其 道,諸如數位相機、筆記型電腦、 MP3隨身聽、智慧型IC卡、USB Flash **隋身碟等等,皆在市場上佔有重要的** 地位。這些產品全都是以快閃記憶體 (Flash Memory)為基本架構所建構。隨 著快閃記憶體的需求與日俱增,快閃 記憶體的積集度、操作速度及可靠性

便成為最熱門的研究主題。圖十七為 目前商業上可獲得的傳統非揮發性快 閃記憶體的元件結構圖。傳統的非揮 發性記憶體是利用複晶砂浮停閘 (Floating Gate)做為載子儲存的單元, 當浮停閘儲存由通道注入的電子之 後,元件的起始電壓就會發生改變, 利用起始電壓的差異作為記憶體0和1 邏輯的定義(9)。然而,由於浮停閘是 連續的一層半導體薄膜,在反覆的操 作下,一旦穿隧氧化層(Tunnel Oxide) 出現漏電路徑,儲存的電荷就會全部 流失,記憶體就會失效,因此穿隧氧 化層的厚度無法縮減下來,操作電壓 無法降低,速度也無法增快。 一般認 為當元件通道長度微縮到65奈米時, 便是此種結構的極限。為了能夠減少 穿隧氧化層的厚度,而不損失可靠 性,進而降低操作電壓,並使元件縮 小、密度提高、操作速度增快,當前 的專家學者咸認為,利用半導體或金 屬奈米點或絶緣體作為電荷儲存的單 元,取代傳統的多晶砂浮停閘,減少 穿隧氧化層厚度,將是延續並發展未 來奈米世代非揮發性記憶體的重要方 式之一(10,22,23)。關於這方面的研究,吾



性快閃記憶體的元件結構圖

<mark>螖</mark>

人所組研究團隊已有不錯的初步成 果,内容請見參考文獻11-17。

圖十八及圖十九(a)為奈米晶體 (奈米點) 非揮發性記憶體元件結構 圖,利用半導體或金屬奈米點作為電 荷儲存的單元。在元件的反覆操作 下,即使穿隧氧化層產生缺陷或漏電 路徑,所損失掉的儲存電子僅是單一 奈米點的電子漏失,對整體元件特性 的影響並不明顯。因此,穿隊氧化層 的厚度得以縮減,使得操作速度提 升,元件積集度增加,元件可操作的 次數(Endurance)以及保存時間(Retention)也同時得以改善(17-21)。當電子儲存 在奈米點時,由於庫倫阻絶(Coulomb Blockade)效應,儲存的電子會限制後 **續電子的注入。庫倫充電能量如下** 式:

 $\Delta U = \frac{Q^2}{C_{...}}$

Q為注入電子的電荷 量,C_u為奈米點電 容,由於奈米點電 容是相當小的(對 直徑5奈米的矽奈米 點而言,大約 6.65aF),因此庫倫 充電能量(~0.12eV、 0.48eV、…)相對於 電子熱能量而言是相 當大的,電子不容易 再進入奈米點中。奈 米點的庫倫阻絶效應



使得記憶體元件的儲存及操作更加的

穩健。圖十九(b)為記憶體元件之讀寫

過程示意圖。當單極偏壓使通道產生

反轉層後,通道的電子藉由直接穿隧

效應或是Fowler-Nordheim穿隧效應通

過穿隧氧化層,而被奈米點捕獲,是

為寫入動作(Write)。當閘極偏壓反向

時,儲存的電子便經由穿隧氧化層回

到通道,是為抹除動作(Erase)。關於

Local Defect

in Oxide

Control Oxide

Tunnel

Oxide

Nano-Dots

▲圖十九 奈米晶體非揮發性記憶體元件之(a)結構及(b)讀 寫過程示意圖

Control oxide

Tunneling oxide

特 輯

半導體奈米晶體的製作方面,近幾年 在國際學術期刊上陸續有許多人發表 了許多方法,也確實表現出先前提到 的奈米晶體非揮發性記憶體的優越特 性。在諸多文獻中,發表的大多是矽 (Si) 奈米點的製作方法,例如最常見的 利用低壓化學氣相沉積(LPCVD)成長 矽薄膜,在薄膜形成的孵化期(Incubation Time)之前停止製程,使砂晶體 成核於穿隧氧化層上方。另外,在鍺 (Ge) 奈米點的製作上, 文獻上發表的例 如利用分子束磊晶(MBE)沉積鍺薄膜和 · 矽薄膜堆疊結構於穿隧氧化層上方, 並加以氧化而得到鍺奈米點包覆於二 氧化矽中⁽²²⁾;或是利用鍺離子佈植以 及多重熱氧化的方式,使鍺奈米點包 覆於二氧化矽中(23)。但以上所知兩種 諸奈米點製程皆頗為複雜或耗時,不 易量產。圖廿國家奈米元件為實驗室 製作之鍺奈米點析出於穿隧氧化層上 方的穿透式電子顯微鏡圖(11,15)。圖廿一 為該實驗室製作之金屬鎢奈米點析出 於穿隧氧化層上方的穿透式電子顯微



方的穿透式電子顯微鏡圖

鏡照片。吾人所利用的製程方法不僅 較為簡單,製程成本也較低。

欲使奈米晶體非揮發性記憶體走 出實驗室的規模,邁向量產,最重要 的階段是能夠控制製作出來的奈米晶 體大小以及分佈的均匀性。由於記憶 體定義0和1是藉由起始電壓的差異, 奈米晶體大小和分佈的均匀性會影響 到記憶體中電荷儲存的多寡及均匀 性,進而影響到電路中每一顆非揮發 性記憶體場效電晶體的起始電壓,假 如積體電路中電晶體的起始電壓差異 過大,那麼這樣的記憶體電路便容易 失效。此外,在非揮發性記憶體元件 的特性表現上,除了操作的速度之 外,最重要的便是可靠性的部分,例 如可操作的次數以及保存時間。一般 來說,可操作次數須達到一百萬次以 上;而保存時間需要能夠達到十年。由 目前的資料來看, 奈米晶體非揮發性 記憶體的可靠性已充分達到要求,優 於傳統的浮停閘非揮發性記憶體許 多,但製程上均匀性的控制,仍需極



▲圖廿一 金屬鎢奈米點析出於穿隧氧 化層上方的穿透式電子顯微鏡照片



力克服,方能步入量產階段。

國際大廠諸如摩托羅拉,日前已 宣佈將加速對於奈米晶體快閃記憶體 (Nanocrystal Flash)的研發時程,其他 相關的記憶體產業也相繼發表對於新 世代奈米晶體非揮發性記憶體的樂觀 態度,由於其具有可繼續微縮的優 勢,對於記憶體晶片積集度提高、容 量提昇的要求具有相當大的貢獻機 會,相信未來奈米晶體快閃記憶體問 世應該是指日可待的。

單電子電晶體

常元件尺寸持續縮小至奈米尺度 時,量子效應即成為主導元件特性的 主要因素,單電子電晶體(SET)元件即 為利用量子效應的一個成功例子(24)。 單電子電晶體和一般的金氧半場效電 品體類似,具有閘極、源極、汲極, 一樣經由單極電壓形成的電場來控制 源/汲極間通道的電流。圖廿二為單電 子電晶體的結構圖、能帶圖、以及電 流-電壓特性圖。單電子電晶體主要 是由中央島(Island,或稱為浮停點, Floating Dot)透過兩個可讓電子穿透 的微小接合(Tunnel Junction),再連接 至電極所構成。由於中央島的奈米級 尺寸(小於10奈米),形成量子井 (Quantum Well),當電子進入島後,會 提高島的電位能,致使下一個電子不 易進入,此為庫倫阻絶效應。以圖廿 二(c)來作說明,在低閘極電壓下, 改變閘極電壓可以使電晶體的電流 震盪,每一個震盪代表中央島的電 子增加或減少一個,此為電荷效應 (Charging Effect)。如同奈米晶體非揮 發性記憶體的極致表現,即只有一顆 奈米點作為電荷儲存的單元,由於只 需要一個電子作為資料的儲存,目前 已有人提出可在室溫下操作,密度高 達256兆位元(256×10¹²位元)的單電 子記憶體。由於單電子電晶體具有低 功率消耗、高密度組裝及高電荷靈敏 度的優點,已成為下一世代奈米記憶 體元件、偵測器、量子計算器等產品 應用開發上的重要元件。目前單電子 電晶體仍處於實驗室的階段,原因主 要是大多必須在極低溫下操作此元 件,避免熱能幫助電子穿透,而減弱 了庫倫阻絶特性,或造成多餘電子數 的熱波動。傳統用蝕刻方法作出來的 單電子晶體必須在小於10K的低溫環境 下操作,想要讓單電子電晶體在高溫



▲圖廿二 (a)單電子電晶體的結構圖、 (b)能帶圖、以及(c)電流-電壓特性圖



下操作,就必須將電子侷限到更小的 體積内。

圖廿三為施以閘極電壓後的單電 子電晶體等效電路示意圖⁽²⁵⁾。C₁和C₂ 為中央島附近所有的電容,Cg為中央 島的電容,Ctot=C₁+C₂+Cg,Vg為閘 極電壓。當給予一臨界電壓Vc=e/2Ctot 時,元件便會導通,此利用庫倫阻絶 的元件電流-電壓特性如圖廿四所示。 在中央島的微小量子系統中,電子穿 透所造成在中央島中的淨電荷改變量 是個不連續的(量子化的)量,由於 庫倫阻絶效應,進入和離開中央島的 電子並非同時進行,此時電子是一個 接一個流動而不是集體一起行動,因 此出現了如圖廿五(a)所示的階梯式臨 界電壓 (Staircase of Threshold Voltage),





圖廿五(b)為導電性(Conductance)與閘 極電壓的關係,導電性的振盪和流入及 流出中央島的電荷數有極大的關係⁽²⁶⁾。

近年來應用奈米級之金屬微粒, 已成為奈米結構製程上重要的一種基 本材料。1996年Klein等人(27),首先將 其應用於製作微粒型之單電子電晶體 上。1997年Sato等人發表利用奈米級金 微粒鏈(Chain)所製作之單電子電晶體⁽²⁸⁾ ,其具有如同金氧半場效電晶體的源 極、汲極與閘極,使用電子束微影製 程(E-beam Lithography), 並利用化學 方法於源極與汲極之間,形成短鏈狀 的金微粒。在低溫下量測,展現良好 的單電子電晶體之電性,其已成為製 作單電子元件一種可行之方向。圖廿 六為含有一個金奈米顆粒的單電子電 晶體的電子顯微鏡照片,照片中未顯 示閘極。右上方插圖是未橋接上奈米 顆粒前的金電極,源/汲極間的間隙約 是10個奈米。這兩電極間以碳60-金-碳



▲圖廿五 (a) 階梯式臨界電壓;(b) 導電性與閘極電壓的關係

▲ 國 丁 四 利 用 庫 備 阻 絶 的 元 件 電 ー 電 壓 特 性

60(C₆₀-Au-C₆₀)的奈米顆粒跨接,碳60 作為穿隧阻障,形成單電子電晶體。 閘極上因有碳60-金奈米顆粒作為記 憶胞,可表現出記憶單元(Memory Unit)的特性。

據「科學」雜誌的報導,一種能 在室溫下正常工作的單電子電晶體已 經在荷蘭的實驗室中誕生。這種電晶 體以奈米碳管(Carbon Nanotube; CNT) 為基礎,依靠一個電子來決定「開」 和「關」的狀態,由於它具有微型化 和低耗能的特點,因而可成為分子計 算機的理想材料。這種單電子電晶體 是以一個單獨的奈米碳管為原材料製 造出來,約只有1奈米寬、20奈米長, 整體而言,還不足人類頭髮直徑的五 百分之一。圖廿七為奈米碳管單電子 電晶體示意圖。圖中顯示電晶體的剖 面結構圖,利用奈米碳管作為單電子 元件的接合(29)。圖廿八為電晶體的剖 面示意圖,源/汲極電極為金(Au)或鉑 (Pt),利用奈米管橋接, 閘極可為多晶 **矽**或金屬閘極。

單電子電晶體概念越來越有吸引 力。因為這種特殊的單電子電晶體只 需要一個電子來實現開和關的狀態,

▶圖廿六個 看有未 業 約 電 電 子 間 微 鏡 照 片





▶圖廿七 奈米碳管單 電子電晶體 示意圖

輯



▲圖廿八 奈米碳管電晶體的剖面示意圖

即計算機中的1和0,相較之下,微電 子技術中的電晶體則需要使用數百萬 個電子來實現"開"和"關"的狀 態。由於省電優點單電子電晶體將成 為未來分子計算機的理想材料。在這 個要求體積小、消耗功率小的奈米電 子元件時代,單電子電晶體將成為本 世紀新一代最重要的奈米電子元件之 一。

結論

尋求更快、更低耗能及更微小的 元件一直是全球積體電路發展的共同 目標。而由積體電路製程技術發展趨 勢可知,目前已面臨到必須尋求新材 料、新結構與新製造技術之積體電路 細微化極限的挑戰,因此發展奈米電 子元件技術實為刻不容緩的工作。奈



米電子元件是奈米科技中最重要的分 支之一,目前積體電路的微電子技術 在過去40年,運算速度增加了3000 倍,記憶體密度增加100萬倍,要再更 快、更小就得靠奈米技術。目前全球 的半導體業即將從微米進入奈米級量 產製程, 奈米製程晶片擁有的運算更 快(超過Intel Pentium4速度百倍以 上)、面積更小(約為現有0.13微米製 程的一半)。著名的摩爾定律(每隔18 個月,性能提升一倍)目前受限於矽 的量子物理性質,如果要讓摩爾定律 延續下去,則必須在奈米電子元件技 術上,不管是由上往下微縮(Top-down) 或是由下往上建構(Bottom-up)的技 術,皆需再繼續深耕研究,方能有所 突破。

參考文獻

- C. Poole and F. Owens, Introduction to Nanotechnology, Wiley 2003.
- 2. G. E. Moore, Electronics, Vol. 38, No. 8, April 19 (1965).
- 羅正忠,張鼎張(譯著),半導體製程技術導 論,pp. 206-215,歐亞書局(2002)。
- 4. S. M. Sze, Physics of Semiconductor Devices, pp. 440-442, Wiley, New York 1981.
- 5. S. Wolf, Silicon Processing for the VLSI Era (III), CA: Lattice, pp. 207 (1994).
- B. Doyle et al., Intel Technology Journal, Vol. 6(2), pp. 42-53 (2002).
- 7. K. Uchida et al., Tech. Dig. IEDM, pp. 267-270 (2002).
- 8. Y. C. Wu, T. C. Chang (張鼎張), C. Y. Chang, C. S. Chen, C. H. Tu, P. Y. Liu, H. W. Zan, and Y. H. Tai, "High performance Polycrystalline Silicon Thin-Film Transistor with Multiple Nano-Wire Channels and Lightly-Doped Drain structure", Appl. Phys. Lett., Vol. 84, pp. 3822 (2004).
- D. Kahng and S. M. Sze, Bell Syst. Tech. J., 46, 1288 (1967).
- J. D. Blauwe, IEEE Transaction on Nanotechnology, 1, 72 (2002).
- T. C. Chang (張鼎張), S. T. Yan, P. T. Liu, C.
 W. Chen, S. H. Lin, S. M. Sze, "A novel approach for fabricating germanium nanocrystals for

nonvolatile memory application", Electrochem. and Solid-State Lett., Vol. 7, G17, (2004).

- T. C. Chang (張鼎張), S. T. Yan, P. T. Liu, C.
 W. Chen, S. H. Lin, S. M. Sze, "Study on SONOS nonvolatile memory technology using high-density plasma CVD silicon nitride", Electrochem. and Solid-State Lett., 7, G112 (2004).
- T. C. Chang (張鼎張), S. T. Yan, F. M. Yang, P. T. Liu and S. M. Sze, "Memory effect of oxide/SiC: O/Oxide sandwidthed structures", Appl. Phys. Lett., 84, 2094 (2004).
- 14. T. C. Chang (張鼎張), S. T. Yan, P. T. Liu, C. W. Chen, S. H. Lin, S. M. Sze, "A new method of fabricating superior oxide/nitride/oxide gate stack", Electrochemical and Solid-State Letters, p.G138 (2004).
- T. C. Chang (張鼎張), S. T. Yan, C. H. Hsu, M. T. Tang, J. F. Lee, Y. H. Tai, P. T. Liu and S. M. Sze, "A distributed charge storage with GeO₂ nanodots", Appl. Phys. Lett., 84, 2581 (2004).
- T. C. Chang (張鼎張), S. T. Yan, P. T. Liu, C.
 W. Chen, H. H. Wu, and S. M. Sze, "Leakage behavior of the quasi-superlattice stack for multilevel charge storage", Appl. Phys. Lett., Vol. 84, p. 3687 (2004).
- T. C. Chang (張鼎張), S. T. Yan, P. T. Liu, C.
 W. Chen, H. H. Wu, S. M. Sze, "Quasisuperlattice storage: A concept of multilevel charge storage", Applied Physics Letter, 85(2), p. 248 (2004).
- J. J. Welser, S. Tiwari, S. Rishton, K. Y. Lee, and Y. Lee, IEEE Electron Device Lett., Vol. 18, pp. 278-280 (1997).
- S. Tiwari, F. Rana, K. Chan, L. Shi, and H. Hanafi, Appl. Phys. Lett., 69, 1232 (1996).
- 20. M. She, Y. C. King, T. J. King, and C. Hu, IEEE Device Research Conference, pp. 139-140 (2001).
- 21. M. Ostraat, J. D. Blauwe, M. Green, D. Bell, H. Atwater, and R. Flagan, J. Electrochem. Soc., Vol. 148, No. 5, pp. 265-270 (2001).
- 22. A. Kanjilal, J. L. Hansen, P. Gaiduk, A. N. Larsen, N. Cherkashin, A. Claverie, P. Normand, E. Kapelanakis, D. Skarlatos, and D. Tsoukalas, Appl. Phys. Lett. Vol. 82, pp. 1212-1214 (2003).
- 23. Y. C. King, T. J. King, and C. Hu, Int. Electron Devices Meeting (IEDM' 98) Tech. Dig., pp. 115-118 (1998).
- 24. S. Luryi et al., Future Trends in Microelectronics, pp. 291, Wiley, New York 1999.
- 25. H. Ahmed and K. Nakazato, Microelectronic Engineering, 32, 297-315 (1996).
- 26. U. Meirav and E. B. Foxman, Semicond. Sci. Technol., 10, 255-284 (1995).
- 27. D. L. Klein, P. L. McEuen, J. E. B. Katari, R. Roth, and A. P. Alivisatos, Appl. Phys. Lett., 68, 2574 (1996).
- 28. T. Sato, H. Ahmed, D. Brown, and B. F. G. Johnson, J. Appl. Phys., 82, 696 (1997).
- 29. R. Martel, T. Schmidt, H. R. Shea, T. Hertel, and P. Avouris, Applied Physics Letters, 73, 2447 (1998).