# NOR-Type快閃記憶體之發展 趨勢

盧道政 旺宏電子股份有限公司 *元件部經理* 

#### 摘 要

隨著彩色手機的數量與日俱增,大容量NOR型快閃記憶體的需求也隨之提高。目前 傳統的懸浮開快閃記憶體製程,已經面臨到越來越高的技術瓶頸,因此各大公司無不 積極地尋求突破,以延長其壽命或是尋找新的替代方案。本文透過介紹懸浮開 (Floating Gate)NOR型快閃記憶體縮小(Scaling)違所遭遇到的技術瓶頸,以及可以幫 助快閃記憶體密度倍增的幾種技術及元件架構,包括:多位階細胞元件技術、單細胞 儲存兩位元的NROM及PHINES技術,希望可以幫助讀者了解快閃記憶體最新的發展 趨勢。現今快閃記憶體的元件架構有朝雙主流發展之趨勢,一為多位階細胞元件技術 之快閃記憶體,另一種則為SONOS-like,單細胞儲存二位元之快閃記憶體元件。然 而當製程技術持續縮小時,這兩種架構都將不約而同地面臨難以突破的障礙,所以更 具前瞻性的新非揮發性記憶體將有機會在關鍵時刻取而代之。

#### 關鍵詞

快閃記憶體(Flash Memory);多位階細胞元件技術(Multi-level Cell Technology);
SONOS;NROM;PHINES

## 前言

快閃記憶體(Flash Memory) 由於 動電 其輕、薄、短、小、省電、耐震、不 (Em 具揮發性的特性,再加上其存取速度 子層

快與價格曰漸合理等優點,目前已逐 漸廣泛的被使用在各個領域上,如行 動電腦(Mobile Computer)、嵌入式系統 (Embedded System)以及各種消費性電 子產品上,諸如:數位相機、MP3

Player、Set-top Boxes、行動電話、個 人數位助理(PDAs)、印表機、網路設 備、以及Memory Card等等。由於其應 用與使用量的成長極具潛力,許多國 内外知名廠商均投入了快閃記憶體的 設計和生產。目前快閃記憶體在應用 上可以分為NOR型及NAND型。生產 NOR型快閃記憶體產品的公司以 INTEL、AMD為代表,而生產NAND 型快閃記憶體產品的公司以Samsung 、Toshiba為代表。雖然NAND型快閃 記憶體在市場上有逐漸增溫的趨勢, 但是目前市場仍然以NOR型快閃記憶 體為主。市調公司Semico Research甚 至預測隨著彩色手機數量的與日俱 增,大容量NOR型快閃記憶體的需求 也隋之提高,2003年NOR型快閃記憶 體銷售可望成長84%,因此本文以介 紹NOR型快閃記憶體的技術發展及瓶 頸為主。首先介紹目前NOR-type懸浮 閘(Floating Gate)快閃記憶體元件縮小 (Scaling)後所遭遇到的技術瓶頸,接下 來介紹可以幫助快閃記憶體密度倍增 的幾種技術及元件架構,包括:多位 階細胞元件技術、單細胞儲存兩位元 的NROM及PHINES技術。

## 傳統NOR-type快閃記憶 體面臨之技術瓶頸

快閃記憶體有很多種實現方法。 目前多採用電荷作用為儲存媒介。電 子儲存於懸浮的、與周圍絶緣的懸浮 閘極上(如圖一),並以懸浮閘上有無 儲存電荷來改變此快閃記憶體的臨界 電壓,使得偵測電路可以判辨出儲存 的資料。電荷的生成和儲存有多種實 現方法,其中一種為"通道熱電子注 入法(Channel Hot Electron Injection)", 為目前使用最為廣泛的電子寫入方式 (Program or Write)。在該方法中,快閃 記憶體元件透過施加於其控制閘極 (Control Gate)上的高電壓,將通道切 換至導通狀態,同時利用施加於汲極 (Drain)上的電壓而形成從源極(Source) 至汲極的水平電場,使電子獲得加 速。這就形成了"熱"電子。熱電子 受控制閘極電壓所形成的垂直電場的 吸引,被拉向懸浮閘極(如圖二)並 儲存在懸浮閘極上,形成高臨界電壓 狀態。另一種電子注入方式為Fowler-



#### ▲圖一 懸浮閘快閃記憶體示意圖



▲圖二 通道熱電子注入法示意圖

Nordheim (FN)穿隧法。它是在一氧化 層兩側施加高電壓。高電壓形成強度 電場,幫助電子穿越氧化層、由通道 (Channel)注入懸浮閘,反之則由懸浮 閘極將儲存電子拉出懸浮閘(如圖 三)。通常電子抹除(Erase)的方式均用 FN穿隧法來完成,可以將儲存電子由 懸浮閘拉至源極,稱為源極抹除法 (Source Erase),或是拉至通道稱為通 道抹除法(Channel Erase)。其中以通道 抹除法比較適合快閃記憶體元件之縮 小化使用,也是現今主流的懸浮閘快 閃記憶體元件所採用的抹除法。

截至目前為止,NOR-type 快閃記 憶體的主流產品為INTEL所採用的 ETOX架構<sup>(1)</sup>(其等效電路如圖四)。 其操作方式乃利用通道熱電子注入 法,將電子寫入懸浮閘以及通道FN穿 隧法將電子抹除。INTEL已經在2001 年IEDM<sup>(2)</sup>上發表0.13µm製程的快閃記 憶體之技術,並在2002 年以0.13µm製 程技術量產64M快閃記憶體。然而由 於可靠性的考量(包括:擦寫次數要 求到達100萬次以上目電荷保存(Charge Retention)時間須大於10年),因此,穿 隧氧化層(Tunnel Oxide)的厚度必須大 於80Å,在此氧化層厚度下,通道長度 (Channel Length)的縮小將非常困難<sup>(3)</sup>。 根據Sam Pan在2002年SSDM<sup>(4)</sup>的文章 中指出,此種快閃記憶體元件由於汲 極耦合造成之漏電流(Drain-turn-on Leakage),讀取電流(Read Current)以及 寫入速度(Program Speed)的限制,當通 道長度縮小至0.13µm以下時,將沒有 製程空間(Process Window)(如圖五) 。此預測也和INTEL的研究報告<sup>(5)</sup>不謀 而合,INTEL利用物理元件大小以及 電性元件大小的差異(此差異來自

電性九件大小的差異(此差異來自 於:(1)在通道長度方向由於汲極和源 極的濃度會向通道擴散,使得等效通 道長度縮短:(2)在通道寬度方向由於 絶緣區域會向内延伸,使得等效通道 寬度縮短),預測此技術的極限將在45 nm的製程技術,而45nm製程技術的 NOR-type快閃記憶體元件所對應的通





▲圖三 Fowler-Nordheim (FN)穿隧法將電子拉出懸 浮閘及其能帶示意圖

▲圖四 ETOX架構之NORtype快閃記憶體等效電路圖

Bit Line

HE

HI

電子與材料雜誌 第 17 期

88





▲圖六 多位階細胞元件之 臨界電壓分佈圖

### ▲圖五 快閃記憶體之通道長度小於 0.13µm後,將沒有製程空間

道長度也約略在0.13μm範圍。有鑑於 此,各大生產NOR-type快閃記憶體的 公司無不積極地發展新架構或新元 件,例如多位階細胞元件(Multi-level Cell)技術、NROM、PHINES、 MRAM<sup>(6)(7)</sup>、OUM<sup>(8)</sup>技術等,由於 MRAM、OUM的量產時程尚遠,所以 接下來只介紹目前居主流地位且已量 產或即將量產之多階細胞元件技術、 NROM以及PHINES技術。

## 多位階細胞元件技術

多位階細胞元件技術(Multi-level Cell Technology)乃基於和原來相同的 快閃記憶體元件架構,藉由控制儲存 在懸浮閘上電荷量的多寡,來改變電 晶體的臨界電壓,所以不論NOR-type 或NAND-type快閃記憶體均適用<sup>(9)(10)</sup>。 如果可以分出四個不同的臨界電壓分 佈,則代表可儲存兩個位元(如圖 六),如果可以分出8個不同的臨界電 **壓分佈,則代表可儲存三個位元。欲** 實現此多位階細胞元件技術需具備三 個條件,(1)精確地將不同的電荷量儲 存在懸浮閘上;(2)精準的偵測電路以 讀出不同的電荷量所造成的臨界電壓 差異或讀取電流差異;(3)好的電荷保 存能力及可靠度,以避冤經過一段時 間後,臨界電壓的差異愈來愈小而導 致偵測電路無法辨識。目前已有相當 多的文獻針對多位階細胞元件技術提 出實現的方法,包括:(1)如何精確地 控制寫入的電荷量,使得代表同一位 階的臨界電壓分佈夠窄(11)-(13); (2)如何 精確地讀出僅具備微小臨界電壓差異 或者是讀取電流差異的資料(14)(15);(3) 如何加強電荷保存能力及可靠度<sup>(16)。</sup> 然而截至目前為止,真正應用此技術 在產品上的公司並不多,仍然以 INTEL的Strata Flash<sup>(17)</sup>為代表。目前 INTEL已經將此多位階細胞元件技術 實現在0.18μm的快閃記憶體製程技術 上量產128M產品,並已經應用在彩色 手機市場。



## ▲圖七 相鄰元件間的耦合電容示意圖



▲圖八 NROM元件結構示意圖(儲存兩個位 元在通道兩端)

INTEL自從1992年開始啓動多位 階細胞元件技術的研發,直到1995年 才有第一顆32Mbit,具備錯誤更正 (Error Corrector)電路的測試樣品(Test Chip),又直到1997年底,第一顆 64Mbit,不必具備錯誤更正電路的多 位階細胞快閃記憶體才正式進入量 產,可見此技術門檻之高。正因為如 此嚴格的條件,也使得此技術欲應用 在縮小後的快閃記憶體元件上,面臨 更嚴酷的挑戰。因為當快閃記憶體元 件縮小後,來自相鄰元件的耦合電容 (如圖七)所造成的耦合電壓,將隨著 元件的縮小而增大,並影響到正確的 電荷儲存量而導致偵測錯誤(18)。因 此,多位階細胞元件技術雖然可以等 效上將快閃記憶元件縮小,但理論上 卻會比原技術更快面臨極限。

# 單細胞儲存雨位元(Two Bits per Cell)之NROM 技術

NROM 技術首先在1999年由 Saifun所提出<sup>(19)。</sup>其元件結構(如圖八) 和SONOS/MONOS<sup>(20)</sup>相同。乃利用在 閘極下方堆疊三層絶緣材料,分別為 穿隧氧化層/氮化砂/屏障氧化層,其中 氮化砂具有高深電子陷阱密度(High Deep-level Trap Density SONOS),能抓 住電子並達成儲存電荷的目的。而 NROM和SONOS的差異在於: (1)SONOS的穿隧氧化層厚度只有20Å~ 30Å,而NROM的穿隧氧化層厚則為

50Å~70Å; (2)SONOS的操作方式乃利 用Modified F-N穿隊法將電子注入氮化 矽完成寫入過程,及利用直接穿透法 (Direct Tunneling)將電洞注入氮化矽完 成抹除動作<sup>(21)</sup>。而NROM的操作方式 (如表一) 乃利用通道熱電子注入法, 將電子注入通道邊緣的氮化矽完成寫 入過程,及利用價帶至價帶熱電洞 (Band to Band Hot Hole), 將電洞注入 通道邊緣的氮化矽完成抹除動作。因 為氮化矽為絶緣層,故由熱電子效應 產生之電子會被注入並侷限在靠近通 道邊緣的地方,故可以在通道的兩邊 邊緣儲存兩個位元(如圖八); (3)SONOS僅可儲存一個位元而NROM 可儲存二個位元;(4)NROM的讀取方 式為逆向讀取法(Reverse Read)。當欲 讀取右邊位元時,則將左邊電極電壓 加高至約1.6V,使得左邊位元產生的 能障(Barrier)被拉低,如此則可透過適 當之閘極電壓將右邊位元讀出。

也唯有透過逆向讀取法才能成功 地讀出二個位元。AMD把此技術稱為 Mirrorbit,並於2002年利用0.17µm之 製程技術量產64M之快閃記憶體,而

		Program	Erase	Read
		(CHE)	(BTBT HH)	(Reverse)
Bit-1	Vg	11V	-3V	2.5V
	Vd	5V	8V	0V
	Vs	0V	0V	>1.5V
Bit-2	Vg	11V	-3V	2.5V
	Vd	0V	0V	>1.5V
	Vs	5V	8V	0V

表一 NROM元件之操作電壓

目預計於2003年第一季量產256M產品 (目前量產最高密度的NOR-type快閃記 憶體)。此外Saifun聯同Ingentix以及 Infineon於2002年在ISSCC<sup>(22)</sup>上發表了 0.17μm製程技術/512M之快閃記憶 體。除了Saifun、AMD、Fujitsu外,國 内快閃記憶體大廠旺宏電子也緊鑼密 鼓地利用此技術開發0.15μm製程技術 /128M的快閃記憶體產品。

由於NROM技術的發展比懸浮閘 快閃記憶體晚,因此雖然近年來受到 各大公司相當的重視及投入研發,但 仍有許多和可靠性相關的問題及解法 尚未完全澄清(23)-(25)。目前已知比較嚴 重的問題有:(1)抹除時所產生的電洞 並沒有完全和電子結合;其在高溫或 長時間下會有側向擴散(Lateral Diffusion)現象,而使得元件的臨界電壓 降低,嚴重時將導致漏電流而使產品 失效;(2)雖然寫入時電子被侷限在通 道邊緣,但是隨著擦寫次數的增加, 部分電子會累積在靠近通道中央,而 在靠近通道中央的電子比較難被價帶 至價帶熱電洞所抹除掉,嚴重時會因 為抹除失敗而使產品失效;(3)為了成 功地讀取儲存在通道兩端的資料時所 加的電壓(~1.6V),比傳統快閃記憶體 高(~1.2V),所以NROM技術的讀取生 命週期(Read Lifetime)比傳統快閃記憶 體短,嚴重時會低於讀取生命週期的 規格。當元件持續縮小時,以上的問 題更加惡化,因此NROM技術的壽命 能有多長也受到挑戰。



▲圖十 (a)PHINES乃利用FN穿隧法完成抹除動 作(高臨界電壓);(b)PHINES乃利用價帶至價 帶熱電洞完成寫入動作(低臨界電壓)



		Program	Erase	Read
Bit-1	Vg	-6V	12V	2.2V
	Vd	5V	-6V	0.3V
	Vs	0V	-6V	1.6V
	Vg	-6V	12V	2.2V
Bit-2	Vd	0V	-6V	1.6V
	Vs	5V	-6V	0.3V

Program Current:  $<5x10^{-9}$  A (per cell)

Erase Current:  $<5x10^{-15}$  (per cell)



▲圖九 (a)NROM元件乃利用通道熱電子完成寫入動作(高臨界電壓);(b)NROM元件乃利用價帶至價帶熱電洞完成抹除動作(低臨界電壓)

# 單細胞儲存兩位元之 PHINES技術

PHINES為(Programming by hot Hole Injection Nitride Electron Storage) 的縮寫。旺宏電子於2002年提出並發 表在IEDM<sup>(26)</sup>上,乃專為解決NROM所 面臨的問題而設計。其元件結構和 NROM完全一樣但操作的方法不同。 NROM乃利用通道熱電子,將電子注 入通道邊緣完成寫入動作,此時電晶 體處於高臨界電壓狀態如圖九(a),再 利用價帶至價帶熱電洞,將電洞注入 通道邊緣完成抹除動作,此時電晶體 處於低臨界電壓狀態如圖九(b)。 PHINES則是利用通道FN 穿隧法,將電子注入氮 化矽完成抹除動作,此 時電晶體處於高臨界電 壓狀態如圖+(a),再利 用價帶至價帶熱電洞將 電洞,注入通道邊緣完成 寫入動作,此時電晶體 處於低臨界電壓狀態如

圖十(b)。讀取資料時則採用和NROM 相同的逆向讀取法,以便可以讀出二 個位元。其操作方式及操作電壓如表 二。PHINES技術的優點如下:(1)和 NROM一樣製程簡單目和邏輯製程相 容,適合嵌入式(Embedded)產品;(2) 和NROM相同,皆可在一個細胞上儲 存兩個位元;(3)因為可靠性比NROM 好(包括:擦寫次數(Endurance)可達 100,000次以上(如圖十一),電荷保存 特性比較好(如圖十二),讀取生命週 期比較長(如圖十三)等等),所以比 NROM更容易把元件縮小;(4)因為 "寫入"方式屬於高效能寫入(和通道











▲圖十二 PHINES之電荷保存特性圖

熱電子注入法相比),所以也可以應用 在NAND-type快閃記憶體的市場:(5) 其陣列架構採取虛接地方式(Virtual Ground),可以做到每個細胞所佔面積 只有5F<sup>2</sup>(非4F<sup>2</sup>的原因乃在於通道長度 須稍長),亦即每個位元2.5F<sup>2</sup>。(F為 製程技術之最小特徵大小(Minimum Feature Size))。因此PHINES技術雖然 仍處於研發階段,但展望未來卻相當 被看好。

#### 結論

快閃記憶體因為可以提供非揮發 之特性,應用範圍極為廣泛,近年來 在市場上的重要性已經直逼DRAM, 故許多國内外知名廠商如INTEL、 AMD、Samsung、Toshiba、旺宏電子 等皆全力發展先進快閃記憶體製程, 以搶攻其市佔率,也使得傳統的懸浮 **閘快閃記憶體製程發展相當快速。**目 前傳統的懸浮閘快閃記憶體製程已經 面臨到越來越高的技術瓶頸,因此各 大公司無不積極地尋求突破,以延長 其壽命或是尋找新的替代方案。現今 快閃記憶體的元件架構有朝雙主流發 展之趨勢,一為多位階細胞元件技術 之快閃記憶體,另一種則為SONOSlike,單細胞儲存二位元之快閃記憶體 元件。然而當製程技術持續縮小時,

這兩種架構都將不約而同地面臨難以 突破的障礙,所以更具前瞻性的新非 揮發性記憶體將有機會在關鍵時刻取 而代之。

# 參考資料

- V. N. Kynett, A. Baker, M. Fandrich, G. Hoekstra, O. Jungroth, J. Kreifels, and S.Wells, "An insystem reprogrammable 256K CMOS Flash memory", Proc. IEEE ISSCC pp.146-147, 1988.
- Stephen Keeney, "A130nm Generation High Density Etox Flash Memory Technology," IEEE IEDM, pp.41-44, 2001.
- Process Integration, Device and Structures and Emerging Research Devices, ITRS, p.14, 2001.
- Sam Pan, C.C. Yeh, Rich Liu, and C.Y. Lu, "Nonvolatile Memory Challenges toward Gigabit and Nano-scale Era and a Nano-scale Flash Cell: PHINES", SSDM, pp.152-153, 2002.
- 5. Al Fazio, Stephen Keeney, Stefan Lai, "ETOX Flash Memory Technology: Scaling and Integration Challenges", Intel Technology Journal, vol.6, 2002.
- M. Durlam, et al, "Nonvolatile RAM based on Magnetic Tunnel Junction Elements", IEEE ISSCC, pp.130-131, 2000.
- R. Scheuerlein, et al, "A 10ns Read and Write Non-Volatile Memory Array Using a Magnetic Tunnel Junction and FET Switch in each Cell", IEEE ISSCC, pp.128-129, 2000.
- Stefan Lai and Tyler Lowrey, "OUM- A 180nm Nonvolatile Memory Cell Element Technology for Stand Alone and Embeded Applications", IEEE IEDM, pp.803-806, 2001.
- M. Bauer, et al, "A Multilevel-Cell 32Mb Flash Memory", IEEE ISSCC, pp.132-133, 1995.
- Ken Takeuchi, T. Tanaka, and H. Nakamura, "A Double-Level-Vth Select Gate Array Architecture for Multilevel NAND Flash Memories", IEEE J. Solid State Circuits, pp.602-609, 1996.
- Min-hwa Chi and Albert Bergemont, "Multilevel Flash/EPROM Memories: New Selfconvergent Programming Methods for Lowvoltage Applications", IEEE IEDM, pp.271-274, 1995.
- G. J. Hemink, T. Tanaka, T. Endoh, S.Aritome and R. Shirota, "Fast and Accurate Programming Method for Multi-level NAND EEPROMs",

IEEE VLSI, pp.129-130, 1995.

- Ph. Candelier, et al, "Hot Carrier Self Convergent Programming Method for Multi-Level Flash Cell Memory", IEEE IRPS, pp.104-109, 1997.
- D. Montanari, et al, "Novel Level-Identifying Circuit for Flash Multilevel Memories", IEEE J. Solid State Circuits, pp.1090-1095, 1998.
- D.L. Kencke, R. Richart, S.Garg, and S.K. Banerjee, "A Sixteen Level Scheme Enabling 64Mbit Flash Memory Using 16Mbit Technology', IEEE IEDM, pp.937-939, 1996.
- T.H. Fan, C.C. Yeh, T.C.Lu, and S.Pan, "A Novel Soft-Program Scheme for More Than 2-bits Multi-Level Cell Flash Design", SSDM, pp. 610-611, 2002.
- G. Atwood, et al, "Intel StrataFlash Memory Technology Overview", Intel Technology Journal, 1997.
- J.D. Lee, et al, "Effects of Parasitic Capacitance on NAND Flash Memory Cell Operation", NVSM Workshop, pp.90-92, 2001.
- B. Eitan, et al, "Can NROM, a 2 bit, Trapping Storage NVM Cell, Give a Real Challenge to Floating Gate Cells", SSDM, pp.522-524, 1999.
- I. Fujiwara, et al, "0.13um MONOS single transistor memory cell with separated source lines", IEEE IEDM, pp.995-999, 1998.
- Marvin H. White, Y. Yang, A. Purwar, and M.L.French, "A low voltage SONOS nonvolatile semiconductor memory technology", Int' 1 Nonvolatile Memory Tech., pp.52-57, 1996
- E. Maayan, et al, "A 512Mb NROM Flash Data Storage Memory with 8MB/s Data Rate", IEEE ISSCC, pp.100-101, 2002.
- W.J. Tsai, et al, "Data Retention Behavior of a SONOS Type Two-Bit Storage Flash Memory Cell", IEEE IEDM, pp.719-722.
- 24. W.J. Tsai, et al, "Hot Carrier Enhanced Read Disturb and Scaling Effects in a Localized Trapping Storage SONOS Type Flash Memory Cell", SSDM, pp.164-165, 2002.
- 25. C.C. Yeh, et al, "A Modified Read Scheme to Improve Read Disturb and Second Bit Effect in a Scaled MXVAND Flash Memory Cell", to be published, NVSM Workshop, 2003.
- 26. C.C. Yeh, W.J. Tsai, M.I. Liu, T.C. Lu, S.K. Cho, C.J. Lin, T. Wang, S. Pan, and C.Y.Lu, "PHINES: a Novel Low Power Program/Erase, Small Pitch, 2-Bit per Cell Flash Memory", IEEE IEDM, pp.931-934, 2002.