

單電子電晶體

何繼勛
工業技術研究院 電子工業研究所
半導體元件技術組 工程副理

摘要

利用Coulomb Blockade及Tunneling等量子效應來操作的單電子電晶體，與現有傳統的CMOS元件相比，具有Low power、Low Leakage、High Density Integration、High Accuracy的特性，其簡單的結構與製程易於與CMOS結合。除了一般傳統的電路與記憶體的应用外，其特有的性質可用來制定電流及電容的量子標準，這是其他方法所無法達成的。另外其量子效應提供了新式量子運算架構實現的可能性。

關鍵詞

單電子電晶體(Single Electron Transistor; SET)；庫倫阻斷(Coulomb Blockade)；穿隧(Tunneling)；溫度能量(Thermal Energy)；背景電荷(Background Charge)；奈米元件(Nano Device)

前言

現今半導體技術的主流為CMOS。但隨著元件尺寸的縮小，密度的提高，一些非理想性的因素也隨之出現。例如高密度所造成的高功率消耗、短通道所造成的高電場、薄氧化層所造成的漏電流以及量子效應等^[1]。不過，最重要的問題應該是製程的複雜度與費用，隨著元件的縮小而急遽增高。另一方面，隨著CMOS技術的發展，製程技術也向前邁進，這使得人們得以利用先進的製程技

術來開發新的元件，以不同的元件結構來克服CMOS所面臨的難題。單電子電晶體(Single Electron Transistor; SET)就在這個情況下開始發展。


單電子電晶體主要是利用庫倫阻斷(Coulomb Blockade)及穿隧(Tunneling)等的量子效應來操作，與現有傳統的CMOS元件相比，具有Low Power、Low Leakage、High Density Integration、High Accuracy的特性，被歐洲的IST (Information Society Technologies)選為新興的奈米元件(Nano Device)之一，可見其重要

性。自1988年K. K. Likharev, State University of New York建立理論基礎以來，投入SET研究的人力日漸增多，所以其應用潛力也日漸增加。


工作原理

要了解單電子電晶體的優缺點就需要了解其工作原理。圖一為單電子電晶體的元件結構示意圖。SET的結構與CMOS類似，具有源極(Source; S)、汲極(Drain; D)與閘極(Gate; G)。閘極是用來控制SET的導通程度，而源極與汲極則是電流通過的路徑。不同的是，SET用Island與Tunneling Barrier取代CMOS的通道(Channel)與Junction。Island可以儲存電荷，而Tunneling Barrier則為薄絕緣層，一方面可以使Island絕緣，另一方面則薄到可使電子穿隧而過。這兩者造就了SET獨特的導通特性。


由於Island與周圍電極絕緣，因此可視為一個電容，其值為C。電容上的電荷可以分成兩個部分，一為閘極電壓所引起的電荷， Q_g 。此電荷為極化電荷所以可為任何實數。一為經由Tunneling Barrier所進來的電子，此電荷為電子電荷的整數倍， ne (n 為整數)。所以Island上的電荷為 $Q=Q_g+ne^{[2]}$ 。由電磁學得知，對電容充電後其上的能量為 $W=Q^2/2C$ 。當我們改變閘極電壓， Q_g 就會改變，也就會改變 W 。系統的能量一定是往最低的狀態移動，所以當 Q_g 變化到使 $|Q|>e/2$ 時，就會引發電子的穿隧來降低電荷 Q 及系統的能量 W ，因此SET的電流就隨閘極電壓做週期性的變化，週期為 e/C_g (C_g 為閘極對Island的電容)。當 $|Q|<e/2$ 時沒有電子穿隧，也就沒有電流，此時稱為庫倫阻斷。其電流對電荷的關係如圖二所示。



▲圖一 SET的元件結構示意圖



▲圖二 SET電流的特性圖



▲圖三 SET之能階圖及電子穿隧之情形

電流週期性的變化固然使人感興趣，但庫倫阻斷效應則是SET特有無法忽略的性質。所謂庫倫阻斷就是當有一個電子存在時，其上的電荷會排斥其他電子接近。這個特性確保在SET操作時，一次只有一個電子穿隧而過。我們可以能階圖（圖三）來了解這種特性。當 $V_1 \geq de/2C$ 時，發生電子穿隧以降低系統之能量。當電子進入Island後會使Island的能階

表一 國內外在SET方面的研究狀況

	Theory	Memory	Digital Logic	Quantum Logic
國內研究機構	中研院物理所 國家毫微米實驗室			
國外學術單位	SUNY, USA Harvard Univ., USA Delft Univ., Netherlands		Hokkaido, Japan SUNY, USA	Notre Dame Univ., USA Delft Univ., Netherlands
國外公司	NEC Fundamental Research Labs, Japan	Hitachi, Japan IBM, USA Toshiba, Japan Micron, USA	Hitachi, Japan NTT, Japan Toshiba, Japan	

往上提昇($\Delta V=e/C$)，因而阻擋了電子的再次穿隧進入。由於右邊的能階較低，因此電子傾向於往右邊穿隧而出。當電子出去後，Island能階下降，允許下一個電子進入。由於具備這種特性，SET可以精確的計算流過的電子數目，這是其他元件所無法達到的。

SET的發展與應用

表一為國內外在SET方面的研究狀況。我們可以看出日本在這方面是有相當濃厚的興趣，不管是在基礎理論、記憶體及傳統電路方面都有研究。另外，由於記憶體的商品化價值比較高，所以都是公司投入研究。在新型的量子邏輯方面，則由美歐的學術單位帶頭，不過仍屬初步研究。以下為詳細的分析。

在元件製程方面，首推NTT。其發展出的PADOX與VPADOX^[3]製程是最具IC化潛力的製程。這個製程是利用不同Pattern有不同Stress的原理在氧化時自動產生Island，相當具有實用性。在傳統邏

輯電路方面，NTT在SET電路投入相當多的研究資源，目前已做出Inverter的電路，正朝向更複雜的電路研究。而Toshiba已展示出SET可作成NOR與AND的可能性。除此之外，NTT也用SET做出了CCD，這個CCD可以向前或向後傳遞電子。

在應用方面，最具實用性的應用是將庫倫阻斷及穿隧效應用在記憶體方面。利用庫倫阻斷的低漏電及穿隧的Low Voltage與High Reliability可以改良現有DRAM與Flash的性能。如Hitachi、IBM、Toshiba、Micron都在從事這方面的研究。Hitachi是集中在DRAM的研究，而IBM則朝向Flash方面。其中Hitachi甚至已做出128MB DRAM的Prototype，這個DRAM的Retention為一般DRAM的100倍，但仍有些問題待解決，不過這已經可以看出SET有很大的應用層面。

相較於傳統邏輯電路與記憶體的應用，量子邏輯是比較新的研究。量子邏輯是直接利用庫倫阻斷及穿隧的效應，


因此在概念與電路設計上和一般CMOS的電路有很大的不同。目前較受矚目的有Notre Dame大學發展的QCA (Quantum Cellular Automata)與Delft大學正在研究的CNN (Cellular Neural Network)。這兩個電路最主要的特色就是設計時不用Interconnection。一個Unit Cell只和相鄰的Unit Cell連接，免除了CMOS因Interconnection所產生的延遲。

除了上面的應用之外，由於SET可以計算單位時間內所通過的電子數，所以也可以用來制定電流與電容標準，美國國家標準局(NIST)也有從事這方面的研究。另外SET的高靈敏度也很適合做感測器使用，如低電流量測儀器。

SET所遭遇的困難

一、操作溫度

庫倫阻斷固然可以阻擋電子的進入，但是當電子的能量大於庫倫阻斷的能量時，電子可以自由進出 Island，SET也就無法工作，而溫度正是電子能量的最大提供者 (Thermal Energy，其能量為 kT)。在Island中加入一個電子，會使能階提昇 $e^2/2C$ ，這也是庫倫阻斷的能量，也稱為Charging Energy。要使SET正常工作必須符合 $e^2/2C > 3.5kT$ ^[3]。所以為了要在室溫工作，Island的電容必須小於 0.88aF ($0.88 \times 10^{-18}\text{F}$)。依據電磁學，一個半徑為 r 的圓球放在隔絕的環境中，其電容為 $C_s = 4\pi\epsilon r$ 。其中 ϵ 為環境的介電常數。如 ϵ 與空氣相同，則此圓球的半徑需小於 8nm 才可使SET正常工作。在真實環境中，圓球不可能隔離，所以其電容會更大。再加上介電常數比空氣還大，所以圓球的半徑需小於 8nm ，才可能有較實際的應



▲圖四 SET導通程度對閘極電壓的關係^[3]

用。由於這種要求，使得SET在製作上有相當大的困難。圖四為SET在不同溫度下的導通情況。在低溫時，我們可以很明顯的看到週期性的導通與庫倫阻斷效應。但當溫度提高時，由於Thermal Energy增加，庫倫阻斷的效應逐漸減弱，至室溫時已無法辨識。極小的Island及薄的Tunneling Barrier是SET在製作上最大的困難點，這也是我們應當克服的難題。

二、背景電荷(Background Charge)

如前所述，Island上的電荷可分為 Q_g 與 ne 。其中 Q_g 不只是由閘極所產生，Island所在環境中的Trapped Charge也會產生極化電荷，這些就是背景電荷，所以 Q_g 會隨背景電荷而改變。結果是，我們無法預測在何時會有Tunneling發生，雖然我們知道Tunneling發生的間隔 ($\Delta V_g = e/C_g$ ， C_g 為閘極之電容)。因為背景電荷會隨製程條件及環境因素而改變，所以我們無法估計Island中會有多少因背景電荷所產生的極化電荷。要使SET應用到電路方面，就要克服這方面的問題。比較有可能的方式，是從電路架構方面

著手，設計出對背景電荷不敏感的電路。

三、特徵電阻

如前所述，庫倫阻斷效應可以使電子一個一個流動。可是電子也有可能發生一次兩個電子同時穿隧，這稱為Cotunneling。要消除這種現象，我們就必須使SET的特徵電阻大於量子電阻，也就是 $R \gg h/4e^2$ 。其中 h 為普郎克常數。所以SET的電阻要遠大於 $6.5k\Omega$ 。由於這個限制使得SET的輸出電阻相當高，限制了它的驅動力。

四、其他因素

如果要將SET應用在電路方面，則每一個SET元件都需要有相同的特性，所以要有好的均勻性，但這是相當不容易的。因為SET的 Island大小只有幾個nm，Tunneling Barrier也是相似的尺寸，要做到成千上萬個SET元件都具相同特性相當困難，更別提還有背景電荷的問題。在這方面，有人提出使用Nano Particle來當作 Island，而非使用一般的蝕刻方式來製作。Nano Particle的好處是大小一致，而且無尺寸上的限制。例如 C60的大小只有 $0.7 \sim 1.5nm$ ，高於室溫操作的要求。但如何將這些Nano Particle有效的擺在適當的位置則是相當大的考驗。有人提出Self-assembly的方式來製作，例如模仿DNA，不過仍在研究階段。另一方面，SET是屬於穿隧型元件，所以電流很小。為了解決驅動力的問題，電路架構勢必與現在的電路不一樣，這也增加了應用上的難度。最後，SET的小尺寸、低耗電，有利

於高積集密度，但如何做出高密度的SET元件，這個技術還有待開發。

結論

基本上，初期由於奈米的技術尚未發展成熟，再加上SET需要很小的尺寸才能操作，因此奈米元件與CMOS相比並無太大的優點。但隨著投入研究的人數增多、製程的改良，一些新的SET製作技術被開發出來，這使得SET的實用潛力大幅的增加。同時SET的製程簡單，可用矽或金屬來製作，所以易於與CMOS結合。因此可以先利用SET來取代一部份CMOS的功能，以達到更好的效果。等奈米技術成熟可以克服背景電荷等的問題，結合先進的電路設計技術，SET應該可以在Computing方面佔有更大的市場。

參考文獻

1. David Goldhaber-Gordon, etc. "Overview of Nanoelectronic Devices," Proceedings of The IEEE, Vol. 85, No. 4, Apr. 1997.
2. Konstantin K. Likharev, "Single-Electron Devices and Their Applications," Proceedings of The IEEE, Vol. 87, No. 4, Apr. 1999.
3. Uasuo Takahashi, etc. "Silicon Single-electron Devices and Their Applications," IEEE, 2000.