

## 淺談

# 大面積離子植入應用於 低溫複晶矽薄膜電晶體之技術

\*陳志強 \*\*葉永輝 \*\*\*王立明 \*\*\*\*張忠恕 \*\*\*\*\*張上文  
工業技術研究院 電子工業研究所

\*製程整合課 工程師

\*\*製程整合課 課長

\*\*\*薄膜製程技術開發課 課長

\*\*\*\*薄膜技術開發部 工程副理

\*\*\*\*\*平面顯示器開發組 副組長

### 摘要

本文淺談低溫複晶矽薄膜電晶體製程中的重要步驟：大面積離子植入與活化技術，這些技術扮演元件結構與特性的角色。尤其是影響元件電性的汲極與源極端的摻雜、降低電場強度的輕摻雜汲極端、調整臨界電壓的通道摻雜等。在離子植入後的活化技術也是重要的製程關鍵之一。最後簡單介紹目前可以提供大面積離子植入系統的相關廠商。

### 關鍵詞

低溫複晶矽薄膜電晶體(LTPS TFT)；離子佈值(Ion Doping)；活化(Activation)。

## 前言

顯示器產業被喻為將是下一個台灣的半導體，而低溫複晶矽薄膜電晶體(Low Temperature Polysilicon TFT)顯示器更是未來顯示器產業中的明日之星，相較於傳統非晶矽薄膜電晶體低的電子遷移率，低溫複晶矽技術可提升200倍以上甚至接近於單晶矽，有利於元件縮小化，並提高顯示面板的開口率與解析度，使得顯像亮度增加、耗電率降低<sup>[1]</sup>。

低溫複晶矽目前主要應用層面在高解析度與小尺寸應用，包括行動電話、個人數位助理(PDA)、數位相機與攝影機(DSC、DV)等。而低溫複晶矽電晶體與非晶矽電晶體顯示器的主要差異，在於低溫複晶矽薄膜電晶體可將驅動電路整合於玻璃面板上。因此，除了具有高速的遷移率外，並具備有互補式電晶體的積體電路，這是低耗電率產品所不可或缺的重要電路。這方面的核心技術除了形成複晶矽薄膜的技術外，離子植入、

活化技術更是其中的關鍵。低溫複晶矽的大廠東芝、三洋、ST LCD等日本廠商均積極地投入研發，但由於早期生產良率不高，一直以來成本無法有效降低，直到1996年日本三洋電機首先發表2.5吋整合驅動電路的量產型低溫複晶矽顯示器。

近來由於市場的需求與掌握了複晶矽薄膜與離子植入活化等技術，這些大廠紛紛積極的建廠以擴展版圖。在過去，非晶矽電晶體應用上曾使用離子植入的方法，但是由於非晶矽薄膜電晶體的市場應用與成本的考量，並沒有大量的使用。而低溫複晶矽薄膜電晶體具有與半導體製程相容的流程與結構，且其特性介於非晶矽與單晶矽之間，故在市場及成本都極具挑戰性，因此大面積離子植入的技術在低溫複晶矽中扮演了極重要的角色。

## 離子植入在低溫複晶矽薄膜電晶體的角色

根據東芝與三洋電機所提出低溫複晶矽的技術藍圖，可以發現SOP(System on Panel)是未來的趨勢與發展指標。然而舉凡整合驅動電路中的記憶體元件、數位類比轉換電路、放大器電路、切換元件等都需要互補式電晶體的技術才能完成<sup>[2]</sup>。低溫複晶矽製造大廠東芝的標準Top Gate流程，可以發現離子植入佔了極重要的地位，在傳統九道光罩製程中需要做離子植入的步驟就佔了三道，並且為關鍵技術無可取代<sup>[2,3]</sup>。

一般而言，要形成周邊的電路需要有互補式薄膜電晶體(CMOS TFT)的結構，而互補式薄膜電晶體需要做兩種不同的離子植入，N型薄膜電晶體植入磷(P)離子，而P型薄膜電晶體植入硼(B)離


子。過去在非晶矽薄膜電晶體顯示器的應用上，多採取已具有磷離子摻雜的化學氣相沈積薄膜、或採用熱擴散的方式作為N<sup>+</sup>雜質區域的來源，而形成N型非晶矽薄膜電晶體的汲極與源極端。當技術演進至低溫複晶矽薄膜電晶體，多數則採取離子植入(Ion Implantation)或離子雲式佈植(Ion Shower or Ion Doping)的方式將離子植入電晶體結構中。

一般離子植入技術應用於低溫複晶矽的地方有三處：如圖一所示。

1. 汲極與源極端的摻雜(Source and Drain Doping)
2. 輕摻雜汲極端(Lightly Doped Drain Doping)
3. 通道摻雜(Channel Doping)

### 一、汲極與源極端的摻雜



汲極與源極端的摻雜，通常使用高劑量(Dosage)，並視製程流程與電晶體結構（如Top Gate或Bottom Gate）決定採取低能量(Energy)或高能量（圖二）。以一般Top Gate結構而言，離子植入的步驟在閘極氧化層之前，多採取低能量植入，其能量大約在5~20KeV。反觀離子植入的步驟在閘極氧化層之後，則採取高能量植入，其能量大約在70~100KeV。由於汲極與源極的主要目的為提供低的阻



▲圖一 低溫複晶矽薄膜電晶體之剖面圖



表一 離子植入之劑量與阻值一覽表

Type	Area	Source/Drain Dosage (ions/cm <sup>2</sup> )	LDD Dosage (ions/cm <sup>2</sup> )	Channel Dosage (ions/cm <sup>2</sup> )	Sheet Resistance (Ω/□)
Pixel	N <sup>+</sup>	5×10 <sup>14</sup> ~5×10 <sup>15</sup>			<10 <sup>4</sup>
	N <sup>-</sup>		1×10 <sup>12</sup> ~5×10 <sup>13</sup>		10 <sup>4</sup> ~10 <sup>6</sup>
Driver	N <sup>+</sup>	5×10 <sup>14</sup> ~5×10 <sup>15</sup>			<10 <sup>4</sup>
	N <sup>-</sup>		1×10 <sup>12</sup> ~5×10 <sup>13</sup>		10 <sup>4</sup> ~10 <sup>6</sup>
Circuit	P <sup>+</sup>	1×10 <sup>15</sup> ~5×10 <sup>15</sup>			<10 <sup>4</sup>
	P <sup>-</sup>		1×10 <sup>12</sup> ~5×10 <sup>13</sup>	2×10 <sup>11</sup> ~5×10 <sup>12</sup>	10 <sup>4</sup> ~10 <sup>6</sup>



◀ 圖二 高能量(a)與低能量(b)植入示意圖

▶ 圖三 磷離子(a)與硼離子(b)植入之阻值與劑量在不同溫度下之關係圖<sup>[1]</sup>



值（一般須小於10<sup>4</sup>Ω/□）以提供較高的電流與低的功率消耗，因此對於劑量控制的要求不高，常見的劑量如表一所示。

以N型薄膜電晶體而言，汲極與源極端為磷離子接面(Junction)，其採用PH<sub>3</sub>/H<sub>2</sub>的混合氣體，經由燈絲(Filament)或RF的方式產生電漿解離成PH<sub>x</sub><sup>+</sup>，P<sub>2</sub>H<sup>+</sup>，H<sub>1</sub><sup>+</sup>，H<sub>2</sub><sup>+</sup>，H<sub>3</sub><sup>+</sup>，而其中以PH<sub>x</sub><sup>+</sup>為主要的摻雜離子。不同比例的混合氣體所形成的阻值與活化效果有截然不同的效果。另外，P型薄膜電晶體採用B<sub>2</sub>H<sub>6</sub>/H<sub>2</sub>的混合氣體，並離成B<sub>2</sub>H<sub>x</sub><sup>+</sup>，BH<sub>x</sub><sup>+</sup>，H<sub>1</sub><sup>+</sup>，H<sub>2</sub><sup>+</sup>，H<sub>3</sub><sup>+</sup>，以B<sub>2</sub>H<sub>x</sub><sup>+</sup>為主要的摻雜離子。

一般而言，植入雜質中多混合有氫的成份，當氫含量越多時，對於複晶矽薄膜的晶粒缺陷具有填補的作用，而且汲極與源極端的摻雜離子活化所需的活化溫度較低，也就是說在一定的溫度下，氫含量高其活化效率也比較高，但是伴隨而來的卻是光阻的焦化不易去除而造成污染，因此需要做一些取舍。


圖三為磷離子與硼離子植入在高溫

環境下的阻值分佈，磷離子與硼離子摻雜後隨著活化溫度的增加而片電阻下降<sup>[1]</sup>，但由於玻璃基板無法耐高溫（如 Corning 1737 的玻璃轉態溫度  $T_g$  為  $666^\circ\text{C}$ ），因此如何在低溫製程下完成低阻值成為一大課題。另外，在做磷離子與硼離子植入時，由於必須更換氣體容易發生交互污染與微粒子(Particle)的產生，可以將氣體穩定時間拉長或多購置幾台全職的植入機，以避免良率與元件特性的下降。

## 二、輕摻雜汲極端

輕摻雜汲極端一般稱為 LDD (Lightly Doped Drain)。由於輕摻雜汲極端需要精確的控制植入的離子量，並介於汲極與源極端的摻雜與通道摻雜之間，以達到較汲極與源極端高的串聯電阻值，其目的主要是降低汲極端邊緣電場強度，抑制低溫複晶矽電晶體的天生缺點—漏電流(Leakage Current)，並且提升元件的可靠性(Reliability)。而植入劑量過少會造成串聯電阻過高，而使得移動率大幅的下降，過多則會失去降低汲極端邊緣電場強度的功能，而使得漏電流居高不下。如圖四顯示，隨著LDD阻值的增加，元件的電子遷移率驟降，無法滿足周邊電路的設計要求。根據LCD對於畫面灰階的要求，當作開關元件的薄膜電晶體對於其漏電流相當的在乎，主要的目的是要保持儲存電容的電荷量，因此當LDD阻值下降，壓抑不住漏電流的產生，很容易使得LCD的畫面品質劣化，如圖四所示。常見的阻值介於  $10^4 \sim 10^6 \Omega/\square$ ，常見的劑量如表一所示。

另外，由於SOP與OLED(Organic Light Emitting Diode)的發展趨勢，對於P



▲圖四 電子遷移率與輕摻雜汲極端阻值之關係圖<sup>[1]</sup>

型薄膜電晶體的要求也越來越嚴苛，因此P型薄膜電晶體的輕摻雜汲極端的設計也無可避免。一般OLED的畫素設計包含了切換薄膜電晶體(Switch TFT)與驅動薄膜電晶體(Driving TFT)，如果採取OLED連接到P型薄膜電晶體的源極結構，閘極與源極間的壓差將會影響到OLED臨界電壓的變異性。因此改用P型薄膜電晶體汲極端與OLED連接的設計可以避免這類的問題<sup>[3,4]</sup>，鑑於P型薄膜電晶體效能的需求日益增加，P型薄膜電晶體的輕摻雜汲極端也漸成為低溫複晶矽的標準製程<sup>[4,5]</sup>。

常見的輕摻雜汲極端步驟通常在閘極氧化層與金屬閘極之後形成自我對準(Self-Align)的結構，所以高能量低電流化成為首要考量。高能量能夠穿越閘極氧化層，而到達複晶矽薄膜與閘極氧化層界面，然而高能量易造成複晶矽薄膜的損傷，形成過多的缺陷使得元件特性劣化，這種的損傷可經由後天的處理恢復，如高溫的回火。且由於氧化層厚度變異與離子植入機台的再現性雙重變因下，想做到準確的植入深度確實不易。另外一個參數低電流可使得植入時間縮短，且精確控制輕摻雜汲極端阻值，避免玻璃基板因高電流累積而溫度升高，

使得光阻焦化難去除，低電流受到機台的限制與產能的雙重考量下限制重重。一般玻璃基板溫度必須保持在150°C以下，電流密度為0.05~15mA/cm<sup>2</sup>之間，常見的劑量如表一所示。

### 三、通道摻雜

通道摻雜，也就是所謂的臨界電壓(Threshold Voltage,  $V_{th}$ )調整，在半導體製程中MOSFET的臨界電壓控制是重要的一個環節。但由於複晶矽天生的晶粒缺陷，容易造成臨界電壓的嚴重飄移造成均勻性(Uniformity)不佳，尤其當電晶體尺寸縮小(Scaling)時，臨界電壓的問題將更加的嚴重，因此利用通道摻雜將薄膜電晶體的臨界電壓做精確的控制是無可避免的。就一般複晶矽薄膜的本質特性偏向P型，因此所製造出來的N型薄膜電晶體與P型薄膜電晶體臨界電壓通常偏負值。為了做到N型薄膜電晶體與P型薄膜電晶體的匹配，也就是說將N型與P型薄膜電晶體的臨界電壓拉近於零位準而對稱，以達到提升互補式電晶體電路的效果，並有較寬廣的電路設計窗口(Design Window)，通常採取微量硼離子摻雜的方


式，如圖五所示<sup>[5,6]</sup>。在實際通道摻雜應用時，多使用低離子濃度的 $B_2H_6^+$ 與低電流密度(~50 mA/cm<sup>2</sup>)的方式，以達到硼離子濃度的良好控制，將臨界電壓控制在±1伏特之間。

### 離子活化在低溫複晶矽薄膜電晶體的角色


由於離子植入後，這些被植入的雜質並未完全的定位，並且對於複晶矽薄膜產生損傷(Doping Damage)，甚至造成非晶化(Amorphization)，因此需要經過活化過程(Activation)回復。在一般投射式顯示器用的高溫複晶矽電晶體(HTPS TFT)活化步驟大多採取Furnace高溫活化。然而在低溫複晶矽的領域中，受限於玻璃的耐熱溫度，因此需要較低溫的流程，常見用於低溫複晶矽的活化方式有三種：

1. 雷射活化法(Excimer Laser Annealing, ELA)
2. 快速加熱活化法(Rapid Thermal Annealing, RTA)
3. 高溫活化法(Furnace Annealing)

雷射活化法對於複晶矽薄膜的再結晶(Recrystallized)與雜質活化具有相當高



▲圖五 互補式電晶體臨界電壓調整圖<sup>[6]</sup>



▲圖六 雷射活化能量與阻值之關係圖<sup>[7]</sup>

的效率<sup>[6,7]</sup>，如圖六所示。可利用不同的雷射能量控制阻值，然而利用此種方式很有可能因為雷射的不當照射，瞬間的高溫造成金屬閘極與絕緣層間的熱損傷而導致剝落(Peel Off)<sup>[8]</sup>。而且由於雷射光的長度(Laser Beam)並不大，因此必須使用多道雷射掃描的方式，故均勻性與產能(Throughput)成為其最大的致命傷。

另外，快速加熱活化法也是具有相當好的活化效果，其利用燈管(Lamp)瞬間產生的高溫可以使雜質完全活化，如圖七所示，瞬間的高溫能有效的降低阻值<sup>[9]</sup>。但由於短時間的高溫熱成本(Thermal Budget)的問題更為嚴重，一般的玻璃只能耐熱到500~600度，所以快速加熱活化的方法易使得玻璃產生變形(Warpage)或龜裂<sup>[10]</sup>。另外由於量產的機型並不多，在市場的佔有率不高。

而以量產的角度來看，高溫活化法是最經濟也最簡單的活化方式，可以大量且同時進行，均勻度較佳。相對於雷射活化與快速加熱活化法，高溫活化是效率較差的一種，如圖三所示，但是由於機台成本較低，一般非晶矽製造商轉型容易，使用率較高。


## 簡介離子植入系統

就目前大面積低溫複晶矽的製程中，對於離子植入的要求頗高，諸如離子劑量與能量範圍、電流穩定性、均勻性、植入時間、植入的精確度、基板溫度、產能等等都是觀察離子植入的重要指標。目前商業化的離子植入技術分為兩大主流：一為具有質量分析器(Mass Analyzed or Mass Separation)的離子植入機(Ion Implanter)；一為不具有質量分離的離子雲式佈植機<sup>[10,11]</sup>。表二為近年來商業用離子植入廠商所發表的技術報告，

可以發現早期仍是以離子雲式佈植為主，由於技術的進步，目前離子植入式的廠商也越來越多了，然而最終還是由面板製造商依據其製程與應用來選擇最適當的離子植入設備。

低溫複晶矽使用的離子植入機與半導體製程中的Implanter類似，具有質量分析器，可以精確控制被植入雜質的劑量與種類，其原理主要是利用磁場加速對於不同雜質具有不同的曲率半徑的關係，將想要植入的雜質萃取出來，再經由電場加速後植入複晶矽薄膜中，因此可以達到較精準的植入技術。但由於無法同時將部份的氫一起植入，因此所需的活化能量較高。另外，由於離子植入機的離子束呈Spot狀，較難達到大的電流(Beam Current)，故採取掃描的植入方式，欲打完整片玻璃面板，需花費蠻長時間，產能較低。尤其是第三代以上的玻璃基板，面積已大於3500 cm<sup>2</sup>，遠遠高於半導體12吋晶圓700 cm<sup>2</sup>，挑戰性更是高。

另外由經濟成本的觀點看來，由於離子植入式植入機必須額外增加質量分析器設備，因此設備成本較高，且由於其體積較大，對於寸土寸金的園區更是



▲圖七 快速加熱活化溫度與阻值之關係圖<sup>[10]</sup>

表二 商業用離子植入廠商技術報告一覽表

廠商	報告名稱	發表處	頁碼
Axcelis (Eaton)	A High Throughput Ion Implanter for AMLCD	IDW '96	p353-356
Nissin (日新電機)	Impurity Doping for LCD-TFT by Ion Shower System with Rough Mass Separation	IDRC '92	p345-348
	Large Area Line Beam Formation in Nissin Ion Doping System for TFT LCD Fabrication	Conference on Ion Implantation Technology '00	p322 -325
IHI (石川島播磨重工業)	Ion Shower Doping System for Poly-Si TFTs	AMLCD '99	p155-157
Mitsui (三井造船)	Mass-Analyzed Ion Implantation System for Flat Panel Display	AMLCD '99	p159-160
ULVAC (日本真空技術)	High-Speed Scanning System for Large Ion Beams	Conference on Ion Implantation Technology '98	Volume: 1, p403-406

表三 商業用離子植入機台一覽表

	一般半導體 用離子植入 機	Axcelis (Eaton)	Nissin (日新電機)	IHI (石川島播 磨重工業)	Mitsui (三井造船)	ULVAC (日本真空 技術)
機台分類	Implanter (mass)	Ion shower (Non-mass)	Ion shower (Non-mass)	Ion shower (Non-mass)	Ion implanter (mass)	Ion implanter (mass)
離子源類型	Bernas	line beam	line beam	Bucket beam	line beam	spot
離子種類	As,P,B,BF <sub>2</sub>	P,B,H	P,B,H	P,B,H	P,B	P,B
玻璃最大 尺寸	12 inch (300mm)	600×720 mm×mm	600×720 mm×mm	730×920 mm×mm	600×720 mm×mm	620×750 mm×mm

資料來源：Eaton，Nissin，IHI，Mitsui，ULVAC

一大問題，在市場的佔有率並無法取得太大的優勢。其主要的製造商有三井造船與日本真空，如表三所示。

另外一類植入機台為不具有質量分離的離子雲式，目前低溫複晶矽各大廠大多數採用離子雲式佈植機進行離子植入製程。一般而言，離子雲式與離子植

入之差異點在於在離子植入機之裝置中，離子束出來後利用質量分析器將想要的離子，例P<sup>+</sup>、B<sup>+</sup>篩選出來，而離子雲式佈植機並無此裝置。在離子雲式佈植機的觀念中，所有的雜質如B<sub>2</sub>H<sub>x</sub><sup>+</sup>，PH<sub>x</sub><sup>+</sup>，H<sub>1</sub><sup>+</sup>，H<sub>2</sub><sup>+</sup>，H<sub>3</sub><sup>+</sup>都是想要的，因此其準確度並不是那麼高，由於不具有質

量分離的功能故機台成本較低，市場佔有率高。另外，由於氫離子一併植入時使得活化溫度下降至450°C以下，但也易使得光阻焦化不易去除。由於在離子雲式佈植之裝置中離子束呈長條形(Line Beam or Bucket Beam)，其長度包括了整片玻璃面板，可以利用來回重複的掃描方式控制雜質劑量與增加均勻度。主要的製造商有Axcelis、日新電機與石川島播磨重工業，如表三所示。

近來，由於離子植入機台的成熟與商業製造上的需求，離子植入機與離子雲式佈植機分工的趨勢也漸漸成形，利用每種機台不同的特性，應用於適當的製程中，以提升效能與產量，例如離子植入機的優點在於精準與控制性佳，因此應用於通道摻雜的製程中是非他莫屬。而汲極與源極端的摻雜需要作大面積與長時間植入，離子雲式佈植機是不錯的選擇。為了將來第五代基板的到來，離子植入正面臨著更大的挑戰，諸如更精確的植入、雜質的萃取控制、基板的溫度以及最重要的提高產能等，除了在低溫複晶矽技術上的研發外，機台設備的水準提升也是一重要的課題。

## 結語

為了達到System on Panel的最高理想，低溫複晶矽技術被大家寄予厚望，然而除了需要做低溫的製程與零缺陷(Defect Free)的矽基材外，精確且廣範圍的離子植入與活化技術更是不可或缺的一環。然而在大面積的考量下，成本與薄膜電晶體效能無法取得一平衡點，因此除了期待設備廠商開發出更大面積且更具效能的離子植入機台外，對於薄膜電晶體製程與結構上的改進與研發更是

刻不容緩。尤其當台灣積極的投入低溫複晶矽技術的行列中，除了投入大量資金在建廠與技術轉移上，更應該在人才的培育與智財的研究上多花些心力，以免落入“代工”的末路。

## 參考資料

1. K. Suzuki ..et al “Low-temperature polysilicon TFT technology and app 12.1 XGA” AMLCD 1998.
2. 陳志強、張忠恕 “低溫複晶矽薄膜電晶體整合電路之發展近況” 電子與材料雜誌，第12期，2001，p.130。
3. 陳丕夫、張忠恕 “淺談低溫複晶矽薄膜電晶體製程整合技術” 電子與材料雜誌，第11期，2001，p.59。
4. R. M. A. Dawson ..et al “Design of an improved Pixel for a Polysilicon Active-Matrix Organic LED Display” SID 1998.
5. Yong-Min Ha .. et al “Low-temperature poly-Si TFT LCD with 5 mask fabrication process” Euro Display 1999.
6. N. Ibaraki ..et al “Low Temperature Poly-Si TFT Technology” SID 1999.
7. H.J.Kim “Low Temperature Poly-Si TFTs for integrated AMLCD” SID 1997.
8. K. Suzuki .. et al “Low Temperature Polysilicon TFT Technology and it’s application to 12.1-inch XGA” AMLCD 1998.
9. FPD intelligence 2000 April p.82.
10. Y. Morimoto .. et al “2.4-in. Driver-Integrated Full-Color Quarter VGA Poly-Si TFT LCD by a Novel Low Temperature process using ELA and RTA Technology” IEDM 1995, p. 837.
11. Minoru Matsuo “low-temperature activation of impurities implanted by ion doping for poly-Si TFTs” JJAP 1992, p. 4567.