nMOS 性能 飛躍提升
雖然至今尚未微細化，但已經開發出 100％ Ge 的 Ge pMOS 製作技術。Ge電晶體存在的問題是沒有能充分運作的 Ge nMOS，因此無法實現低耗電的 CMOS，成為1970年過後Si電晶體取代 Ge電晶體的最大理由。因此，有人提議 CMOS 構成的 nMOS 可採用通道為應變 Si 或是 III-V 族材料的電晶體(圖六)。例如，有研究者推測 IBM 公司的 7nm SiGe FinFET 的 nMOS 有可能會採用應變 Si 的 nMOS。
另一方面，目前正在著手研究 Ge nMOS 的解決方式。東京大學的鳥海教授研究室自 2013～2014 年試著將連接 nMOS 通道電極的 Ge 通道介面「平坦至原子級」，並將 nMOS 的載子移動度大幅提升至約 2000 cm2/Vs。接著在 2015年6月，以多使用於Ge絕緣層的GeO2解決了遇水溶解的問題。過去使用 GeO2 的 Ge 電晶體即使初期特性優異，但經常會出現急遽劣化的現象。
鳥海教授在 GeO2 添加 20％的釔(Y)，解決了此問題。透過 Y，可強化 GeO2 結晶間的結合，並讓水溶性消失。加上絕緣膜材料採用YScO3，實現媲美Si電晶體的 HfO2 的 high-k。鳥海教授表示「可使 Ge nMOS 的通道堆疊達到期望值」。Ge 電晶體所剩下的最大問題為 pn 接合的接合漏電流大，以及金屬電極與 Ge 介面的接觸阻抗高。然而，透過素子的設計能夠解決此類問題。例如，美國 Purdue University 於 2014 年開發出沒有 pn 接合的無接合型 Ge nFET，亦試做了結合 Ge pFET的CMOS。
圖六、儘速解決 Ge 的 nMOS 問題
以Ge、CNT實現三維IC
通道材料的變革帶動著 IC 的三維化。由於製程溫度高達 1000℃左右，Si 材料難以實現多層化，但透過新通道材料變得更加容易。例如，東芝與產業技術綜合研究所利用多晶 Ge 電晶體正在開發三維 IC。目前已經開始利用多晶 Ge 作為通道，試做出無接合 Tri-Gate 型 MOSFET (圖七)。利用 Flash-lamp 照射非晶體 Ge、名為「FLA(Flash Lamp Annealing)」的手法製作 p型多結晶 Ge，接著結合磷(P)離子的摻雜與 FLA 手法，開發出 n型多結晶 Ge 的製造手法。而製作出的 p型、n型多晶 Ge，載子移動度高於單晶 Si。Flash-lamp 的價格便宜，可重複照射 1萬次以上，有利於成本面。重點在於 Flash-lamp 照射時製程溫度約為 400℃，其餘製程皆低於 350℃。因此，下層不會因為高溫而受損，並可將邏輯閘進行積層。產業技術綜合研究所目前的目標是達到四層的多層化。
圖七、多結晶 Ge 即將實現三維 IC
CNT 作為奈米線利用
單層奈米碳管(CNT)預計在 5nm 世代之後、亦即 2020 年付諸實用化，目前亦正在研究以單根的單層奈米碳管作為通道材料。單層 CNT 直徑為 1n～2nm，可以取代微縮加工技術難以實現的極細奈米線。一般的奈米線只要變細，通態(ON)電流也會變小，由於單層 CNT 的載體 ---以上為部分節錄資料，完整內容請見下方附檔。
★ 相關閱讀：半導體變革之四大技術(上)
※本文承日經BP社Nikkei Electronics 雜誌授權轉譯，特此深謝。原文著作權為Nikkei Electronics所有，禁止轉載。Nikkei Electronics 為數位時代的電子、資訊、通訊技術綜合雜誌，更多豐富、精彩內容，請上：http://www.nikkeibp.com/